Jump to content

    

alexadmin

Свой
  • Content Count

    680
  • Joined

  • Last visited

Community Reputation

0 Обычный

About alexadmin

  • Rank
    Знающий

Контакты

  • Сайт
    http://
  • ICQ
    310601465

Информация

  • Город
    СПб, Россия

Recent Profile Visitors

3984 profile views
  1. Что-то не то. Вот у меня висит в адресном пространстве память ddr4 объемом как раз 4ГБ (не с 0 адреса, а где-то выше). И там распределенный объем можно выбрать еще и 8G, 16G. Vivado 2019.1.
  2. На мой взгляд у автора все сделано честно - внешняя частота приходит на ддр, он порождает основную на которой все должно работать. Нюанс в том, что если контроллер ддр не запускается, то пользовательской частоты не будет, что, похоже, и происходит ;) Я бы проверил внимательно подачу внешней частоты. Кстати, только сейчас заметил что их две зачем-то, но я с MIG 7-series не работал . Не забыть атрибуты DIFF_TERM если нужны для диф. входов. Выходы locked и calib_complete подать на светодиоды, чтобы понимать, что происходит. Ну и полярность ресета контролировать.
  3. 1. У вас сброс от ддр3 заведен обратно на ддр3, а надо бы на микроблейз. Достаточно оставить один блок System Reset. 2. Ядро миг обычно прямо в Hardware manager показывает свой статус, можно посмотреть там.
  4. Не видно ж ничего на картинке. Контроллер ддр стартует, калибровку проходит?
  5. Можно предположить, что проблемы могут происходить при совершении каких-либо операций с преобразованием через integer. У меня есть подсознательное ощущение что в каких-то арифметических пакетах я встречал подобное. Правда сейчас поковырял исходники библиотек и ничего не смог найти.
  6. 6 это жестко. Я волевым усилием свел к трем (не считая ISE).
  7. Особо меня бесило, что sdaccel/sdsoc ставили свою версию вивады в параллель установленной. Уж не знаю были ли там отличия, но вот подай отдельную инсталляцию (+30 гигов).
  8. Ok. Но ведь в регионе может быть не один, а два и более клоков. А какие-то устройства, емнип, позволяли заводить клоки прямо из логики в рамках каждой логической ячейки. Не будут же вставлять цепочку синхронизаторов на каждый пользовательский триггер... Но даже в такой простой картине мира еще ведь нужно обеспечить одновременное снятие для разных регионов, работающих от одного физического клока.
  9. btw, я старался никогда об этом не думать чтобы не нарушать целостной картины мира, но все же - а как они снимают этот ресет чтобы не ввергать триггеры в метастабильность (с учетом асинхронного внешнего сброса и произвольного набора тактовых сигналов). Речь не про flex, а про fpga в целом.
  10. Сейчас ваш модуль поддерживает максимум 16 NumOfChannel за счет фиксированной ширины шины data. Определите NumOfChannel не как порт, а как константу внутри, равную 16. И заодно неясна ситуация с выходом sig, который управляется сразу несколькими модулями.
  11. HLS - это низкоуровневый (хе-хе) инструмент генерации аппаратуры из программного кода, которым пользуется в т.ч. OpenCL и SDSoC.
  12. Обещали в ноябре в свободном доступе. На сайте xilinx можно подписаться на рассылку-уведомления по данной теме. https://www.xilinx.com/products/design-tools/vitis/vitis-platform.html#overview
  13. А если вместо new использовать malloc?
  14. Зачем пугать людей? Есть же в 3 раза дешевле! https://www.chipdip.ru/product/dl-xup-usb-jtag