Jump to content

    

alexadmin

Свой
 View Profile  See their activity

  • Content Count

    713

  • Joined

  • Last visited

Community Reputation

0 Обычный

About alexadmin

  • Rank
    Знающий

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

4281 profile views

  1. XILINX Kintex Ultrascale Vivado 18.3 Как правильно настроить interconnect для PCIe и DDR4?

    alexadmin replied to Kronac's topic in Работаем с ПЛИС, области применения, выбор

    А у вас инкрементальная сборка проекта не включена, кстати? А то она себя любит так вести периодически.

  2. XILINX Kintex Ultrascale Vivado 18.3 Как правильно настроить interconnect для PCIe и DDR4?

    alexadmin replied to Kronac's topic in Работаем с ПЛИС, области применения, выбор

    Вот все эти _pipe - это оно и есть. В Interconnect'е там совсем наглядно, в Smartconnect в виде вот такой таблицы параметров, там надо вдумчиво читать какой параметр за что отвечает.

  3. XILINX Kintex Ultrascale Vivado 18.3 Как правильно настроить interconnect для PCIe и DDR4?

    alexadmin replied to Kronac's topic in Работаем с ПЛИС, области применения, выбор

    Вы уже нашли в advanced настройках интерконнектов настройки конвейеризации? По каждому порту отдельно.

  4. Откуда взять clk для логического анализатора ILA c Zynq?

    alexadmin replied to ovn's topic in Системы на ПЛИС - System on a Programmable Chip (SoPC)

    Далеко не всегда срабатывает. Я тут наупражнялся, когда ILA был подключен к репрограммируемом клоку АЦП. Пришлось делать fifo и переводить на близкую постоянную частоту.

  5. криптование исходников в квартусе

    alexadmin replied to vitus_strom's topic in Среды разработки - обсуждаем САПРы

    А для Xilinx такой же технологией никто не владеет? Когда-то пробовал найти, но по документации ничего у них не обнаружилось.

  6. Откуда взять clk для логического анализатора ILA c Zynq?

    alexadmin replied to ovn's topic in Системы на ПЛИС - System on a Programmable Chip (SoPC)

    Тут две разных проблемы. Клок для PL должен быть тот, на котором PL взаимодействует с PS. Т.е. все правильно сделано. Но ILA туповат и не работает без free-running clock. Поэтому можно взять, конфигурационный, вытащив из примитива STARTUPE* (выход CFGMCLK). Но он будет не синхронен клокам в PS. Напрямую PS_CLK в PL вроде не протащить.

  7. Залить прошивку в Cyclone V с работающим Nios II

    alexadmin replied to Петр Юркевич's topic in Системы на ПЛИС - System on a Programmable Chip (SoPC)

    Дело не в самом ниосе, а в терминале, работающим поверх debug core. Если программа была запущена из под отладчика, нужно отключить терминал (консоль) в эклипсе жамкнув красный квадрат, если не ошибаюсь. После этого загрузка должна работать.

  8. Проблема с SPI АЦП AD9680

    alexadmin replied to Garik's topic in Работаем с ПЛИС, области применения, выбор

    Я не помню точно что за микросхема у аналога была, какая-то хитрая с цельным компьютером внутри. И вот ей пока не подашь целую инициализационную последовательность (записей разных регистров) она банально не отвечает по SPI на чтение. То есть просто сброса не хватает. Лучше всего брать даташит и следовать разделу startup sequence. Хотя здесь вроде не тот случай. PS Нашел, AD9172

  9. Конфликты библиотек. Собираем наблюдения из практики.

    alexadmin replied to Мур's topic in Языки проектирования на ПЛИС (FPGA)

    То что написано у автора можно записать и красивее. Но по-крайней мере раскрывает суть алгоритма. А эти битовые манипуляции ничего по факту не экономят (кроме трех строк текста), но для читателя непрозрачны.

  10. Головоломка конвейеризации в комбинационной логике.

    alexadmin replied to Мур's topic in Языки проектирования на ПЛИС (FPGA)

    Переписать на два комбинаторных процесса. Один с циклом 1 to (bit_num-4)/2, второй (bit_num-4)/2+1 to bit_num-4. После первого защелкнуть в регистр, дальше работать с данными из этого регистра

  11. Головоломка конвейеризации в комбинационной логике.

    alexadmin replied to Мур's topic in Языки проектирования на ПЛИС (FPGA)

    Тут может с форматированием что не то, но кажется, что один процесс вставлен вовнутрь другого. Как-то это нетрадиционно. Может для начала поставить регистров по выходу и натравить ретайминг, в т.ч. специальными констрейнами (зависит от архитектуры).

  12. Выбор семейства FPGA (Altera/Intel) для устройства захвата данных на PCIe

    alexadmin replied to vlso's topic in Работаем с ПЛИС, области применения, выбор

    Мне вот очень интересно, чем руководствовалась альтера, вставляя трансиверы тройками, хотя все стандартные интерфейсы оперируют ширинами интерфейсов со степенями двойки. Т.е. Quad (4 трансивера в банке) у Xilinx выглядят куда как адекватнее.

  13. MUX для avalon MM

    alexadmin replied to Maverick_'s topic in Системы на ПЛИС - System on a Programmable Chip (SoPC)

    1. Я бы для начала сделал его полностью асинхронным, чисто мультиплексоры. 2. Там где "case select_write is" с логикой проблемы. При переходе в case из одного состояния в другое будут храниться старые значения, а не устанавливаться 0. Может и еще где.

  14. Отваливается ila и dbg_hub

    alexadmin replied to likeasm's topic in Работаем с ПЛИС, области применения, выбор

    Если проблема только в dbg_hub, его можно явными констрейнами переключить на другой клок. Если ILA должен работать от внешнего клока - то мириться с тем, что он порой будет отваливаться. Когда совсем достанет - перевести ILA на внутренний клок и поставить фифо-буфер для передачи данных от внешнего тактового домена.

  15. Разработка PCIe

    alexadmin replied to NikSave's topic in Системы на ПЛИС - System on a Programmable Chip (SoPC)

    И чего ради выводить pdf с запрещением копирования текста?