Jump to content

    

alexand

Новичок
  • Content Count

    3
  • Joined

  • Last visited

Community Reputation

0 Обычный

Recent Profile Visitors

The recent visitors block is disabled and is not being shown to other users.

  1. Да, вы правы, по сути он двунаправленный. Но вот в даташите на референс схеме дифф. линия CLK имеет только одно направление, указанное стрелкой, это собственно и привело к такому выводу. Судя по форуму, это не так и должно работать в обе стороны с любыми пинами, включая CLK. Спасибо Вам!
  2. Всем доброго времени суток. Уважаемые спецы, подскажите пожалуйста, как лучше сделать мультиплексор для MIPI DSi дисплея, чтобы можно было физически подключить его к двум контроллерам. Суть задачи: есть плата с двумя процессорами и к ней подключается дисплей по MIPI DSI интерфейсу. На дисплей выводится картинка либо с первого, либо со второго проца, время переключения с первого на второй значения не имеет. Собственно встал вопрос касательно схемы такого мультиплексора. Если с I2C все понятно, то вот с дифф. сигнальными линиями есть сомнения. В природе нашел готовые мультиплексоры только в конфигурации 2:1, т.е. позволяющие подключить 2 дисплея к одному процу, а надо наоборот. Вот один из таких http://www.ti.com/product/TS5MP645 , если кто то видел подобное с конфигурацией 1:2 (т.е. 1 дисплей к двум процессорам), покажите пжл. Нашел еще вот такие свитчи http://www.ti.com/product/TS3DS26227 , по частотам подходят. Но вот вопрос - если делать на них, то для каждой дифф. пары надо ставить два таких свитча, соединив выходы попарно и подключив к дисплею. Но тогда на разводке платы эти сигналы будут иметь разветвления, с висящем "в воздухе" отростком. Если, скажем, включили первый свитч, сигнал на дисплей идет с него напрямую, но есть "болтающийся" кусок дорожки до второго свитча (который сейчас выключен). Если включили второй свитч - то наоборот, с него уже идет сигнал, а до первого свитча опять кусок дорожки "в воздухе". Во всех доках на MIPI девайсы в рекомендациях к разводке указано, что дифф. линии должны быть single-ended и без разветвлений, ибо частоты там 200-500МГц. Подскажите, как можно это грамотно решить ? Если у кого то есть подобный опыт с LVDS или другими интерфейсами с дифференциальными ВЧ сигналами, поделитесь, пожалуйста.
  3. Здравствуйте. Занимаемся разводкой платы с DDR3 памятью на борту. Встал вопрос о возможности замены битов в пределах одного байта на шине данных. Стоит два чипа ddr3 с 16-битной шиной данных у каждого. У интерфейса DRAM процессора шина данных шириной 32 бита. Сигналы адресации, команд, тактирования с обоих чипов DDR3 разведены в общую шину к процессору. Шина данных с первого чипа памяти заведена на первые 16 бит (с 0-го по 15-ый) шины данных на проце. Со второй памяти - на следующие 16 бит (с 16-го по 31-ый). Разводка по схеме T-Branch Topology. Подскажите, пожалуйста, можем ли мы на шине данных менять местами сигналы в пределах одного байта ? Например, 1-ый бит с проца завести на 4-ый бит памяти, 2-ый бит проца на 1-ый бит памяти (речь о шине данных) и т.д., но с условием, что все линии первого байта на шине данных проца идут только к первому байту на шине данных памяти, т.е. в соседние байты не залезаем. Такое ведь возможно ? И если возможно, то в случае с T-Branch Topology не требуется фиксация нулевого бита, правильно ?