Скачанного самого курса нет, но есть практическая часть (Lab Manual + Lab Database). Ссылочка: https://disk.yandex.ru/d/c60sbi54qEEsSA
Кстати говоря, курс полезный. Могу попробовать выдернуть его с пространства Cadence.
Да, на Cadence и Mentor весьма классные и самодостаточные курсы. Причем в идеале, лучше это изучать в совокупности (как по мне): на Менторе подход более академический, а на Каденсе они наседают больше на практику.
Добрый день, уважаемые коллеги!
Делюсь с вами некоторыми курсами по SystemVerilog и верификации. Подойдет новичкам, да и не только.
1. SystemVerilog и UVM (курс от Mentor Graphics). Ссылка: https://disk.yandex.ru/d/HEqTqOx0MXihvA
2. SVA, Formal and JasperGold Fundamentals for Designers (курс от Cadence Design Systems). Ссылка: https://disk.yandex.ru/d/MWq17mFLE4uOGA
3. SystemVerilog Accelerated Verification with UVM (Engineer Explorer Series) (курс от Cadence Design Systems). Ссылка: https://disk.yandex.ru/d/WLX1fTw3IFKWWQ
