Jump to content

    

MickeyMouse

Участник
  • Content Count

    38
  • Joined

  • Last visited

Community Reputation

0 Обычный

About MickeyMouse

  • Rank
    Участник

Recent Profile Visitors

451 profile views
  1. Посоветуйте, пожалуйста, хорошую литературу по генерации и анализу случайных последовательностей, на русском языке. Про Кнута знаю. В целом стоит задача аппаратной реализации ГСЧ в ASIC, поэтому если кто-то уже в этом варился поделитесь опытом.
  2. Здравствуйте А какой тул? Или Вас интересует тулонезависимый подход?) В генусе например можно использовать рутовый атрибут dont_use_qbar_seq_pins А, вижу. DC
  3. Вместо get_cells можно использовать all_connected all_connected [get_nets net_name] Так же дает указатель на ячейки который можно вывести через get_object_name В таких случаях можно использовать ключ -leaf, если нужны именно ячейки подключенные к проводу(не знаю проходит ли он через асайны). Есть еще вариант dbGet [all_connected net_name].inst.defName - тут сначала ищутся все пины подключенные к нету а затем определяются имена ячеек.
  4. Вопрос не в решении какой-либо конкретной задачи, а в "Решил вот потихоньку начать изучать/применять функциональную верификацию и хотелось бы узнать от опытных разрабов о преимуществах и недостатках двух языков." Если Вы можете разложить эти языки по удобству к различным классам задачам - лишним не будет
  5. Отличная идея делиться дельными скриптами! Можно даже сделать ветку(как на каденсе) где выкладывать скрипты с описаниями.
  6. Гуру который мне посоветовал использовать SC, занимается верификацией более 10 лет и тоже писал и на том и на другом, кроме того он использует так же питон. Основной аргумент в пользу SC - более широкие возможности, готовые библиотеки, комьюнити и т.д. Хотелось бы понять все-таки действительно ли SC для "серьезной" верификации более хорош или это просто его субъективный взгляд. PS/ не стоит меня спрашивать для каких задач мне это нужно сейчас, просто чувствую потребность понемногу осваивать высокоуровневую верификацию...
  7. Решил вот потихоньку начать изучать/применять функциональную верификацию и хотелось бы узнать от опытных разрабов о преимуществах и недостатках двух языков. PS / мне например больше по душе systemVerilog, но в разговоре с одним оченьГуру звучали аргументы про то, что systemC более мощный подход т.к. это "Си" !
  8. Всем привет! Наткнулся на очередной вынос бошки в инновусе при использовании анализа целостности сигнала... Имеется крыжик setOptMode -fixSiSlew который должен помогать исправлять ошибки вызванные SI, а по факту он наоборот к ним приводит) Т.е. как бы работает в режиме инверсии. Попутно столкнулся с отличием в работе команд reportTranViolation и report_constraint -drv_violation_type max_transition. Сталкивался ли кто-то с этим всем БРЕДОМ ???????
  9. Нашел какой-то amsRAK от cadence(совсем скромный правда), там в качестве примера PLL как раз Я вот в последнее время пользуюсь, для характеризации цифровых ячеек само-то
  10. А в чем специфичность?) Во всех гайдах на liberate_ams только и говорят про pll/dll, но примеров к сожалению нет. Да и в принципе во многих задачах SoC/DSP имеются модули PLL и если они самодельные то не плохо бы иметь на них временную и мощностную характеризацию. GUI flow смотрел, там только общие слова, про то как вообще с ним работать.
  11. Добрый день, коллеги! Поделитесь дельным скриптом и опытом для характеризации ФАПЧ (PLL) кому не жалко, христа ради. PS при необходимости, конечно, изложу задачу более детально...
  12. Вообще если говорить все-таки про genus, то получилось 2 способа решения проблемы: 1) Как предложил Alex, делать отдельный маршрут с последующим донттатчем 2) Использовать маршрут партишининга(derive_environment/geterate_ilm/read_ilm/design_assemble) Второй способ как-то не очень прошел(тайминги хуже получаются, но возможно я еще его не до конца вкурил) А указать тулу, как это можно сделать в innovus, через master/clone (т.е. не унифицировать модули) так и не удалось. Скорее всего этого сделать нельзя... Но и первый способ с подводными камнями: почему-то в финальном нетлисте остаются процедуры assign(remove_assign не работает, возможно это из-за неуникальность нетлиста). Это можно поправить на бэкэнде.
  13. Всем привет! Ломаю голову над такой проблемой... Есть инстанция --> module_name #(.param1(value1), .param2(value2) ) instance_name(...); После синтеза она конечно превращается в --> module_name instance_name(...); Как заставить genus протаскивать инстанциирование параметров в нетлисте(несмотря на то что они там уже не используются) ?
  14. Немного не в тему вопрос... Используете ICC2 ? И как он вам в сравнении с Innovus(если работали в нем конечно) ? Если не секрет, чем вызван такой выбор, просто у меня есть хоть и не большой, но опыт работы с ICC2 и для критических дизайнов по таймингам Innovus значительно сильнее(опять же, это не статистическая оценка, всего лишь пара чипов).