Jump to content

    

oleg679976

Участник
  • Content Count

    19
  • Joined

  • Last visited

Community Reputation

0 Обычный

About oleg679976

  • Rank
    Участник
  • Birthday 12/15/1996

Информация

  • Город
    Санкт-Петербург

Recent Profile Visitors

176 profile views
  1. Спасибо за объяснение! Весьма интересное решения, я б до такого не додумался. Плюс сразу понял к чему здесь запас по частоте.
  2. К сожалению, не понял как работает модуль. Был бы очень благодарен, если бы вы объяснили подробнее сюда или в личные сообщения. Или, если бесит мой низкий уровень знаний и понимания верилога, можно не объяснять) Тогда получается импульс выделения фронта или спада будет длительностью в период клока. Поэтому я и считываю спадом. Других способов не смог пока придумать.
  3. Это получается чисто выделитель фронта или спада, правильно? В силу того, что работаю в схемном редакторе делаю так как здесь с помощью триггера и логики - https://marsohod.org/verilog/157-verilogedges
  4. Я даже на своем уровне знаний про ПЛИС и цифровую схемотехнику в целом, в принципе понимаю, что синхронный автомат должен изменять свои состояния по фронту, так что использовать инверсные клок не лучшая идея. У меня в проекте инверсный клок нужен для того, чтобы считать импульсы выделения фронта или спада сигналов. Насколько я понимаю их по-другому не считать. К сожалению, я не силён в устройстве ПЛИС, видел пару картинок устройства элементарных ячеек, но пока глубоко не разбирался в этих вещах. Поэтому не думаю, что мне это поможет. Каюсь, и осознаю, что такие вещи необходимо знать.
  5. Да, я знаю, что verilog намного удобнее, но я в прошлом вопросе писал, что все горит уже, и тратить доп время на перевод в verilog нет возможности
  6. Добрый день! Я новичок и вопрос соответствующий. Изучая файл Timing Analysis of Internally Generated (видать от Altera, чьё авторство не знаю) наткнулся на то, что использовать инвертор для инверсии clk не рекомендуется, и проинвертировать clk можно с самом триггере. А у меня в Quartus эта функция недоступна. В силу того, что работа идёт на ПЛИС Altera Flex10KE у меня стоит Quartus 9.0. Может быть дела в версии Quartus или семейство не поддерживает такую возможность? Или может сначала в где-то надо определить clk?
  7. Полностью согласен, изучая готовые модули понял, что на языке проще реализовать синхронное устройство. Есть большое желание перейти на Verilog, но это дело не одного дня, а уже проект надо сдавать, а к переходу на язык надо еще тестбенчи писать научиться.
  8. Всем добрый день! Прошу помощи! Я новичок в ПЛИС и писал прошивку ПЛИС в графическом редакторе. Сделал 3 различных блока прошивки в 3 разных проектах в Quartus. Как их правильно объединить в один, чтобы все нормально работало? Делал выгрузку схемы 2-ух проектов в виде блок-символа и добавлял в библиотеки третьего, но сомневаюсь в правильности такого подхода. Прочитал у умных людей про верхний уровень иерархии и задумался. Плюс при создании мегафункций разных проектов не изменял имена и в итоге теперь выдает ошибки из-за этого. Можно ли как-то исправить это при объединении не изменяя имена мегафункций в каждом проекте? P.S. Прошу прощения, если с такими простыми вопросами создал ветку не в том разделе форума, хотел податься в "Помощь новичкам", но подумал, что правильнее спросить в разделе САПРы.
  9. Большое спасибо за помощь, очень помогли! Так же большое спасибо всем проявившим участие!
  10. Предложенное в той теме решение безусловно мне помогло и я сделал предложенный измеритель, но на асинхронном RS-триггере из-за особенности единичных импульсов. Самостоятельно придумать схему генерации импульсов длительностью в период clk я не смог, поэтому и задал вопрос уже в теме для новичков, вдруг кто-нибудь сталкивался с этим или знает как это сделать. Хочется все-таки сделать на синхронном RS-триггере.
  11. Безусловно, суть построения мне объяснили, вопрос теперь у меня в другом, а именно в формирователе единичного импульса по фронту метки. В предыдущей теме единичные импульсы сказали посылать на синхронные входы RS-триггера. Скорее всего, я чего-то не понимаю, поэтому и решил создать эту тему. Я нашёл в инете схему формирователя на двух триггерах, который по фронту генерит импульс. Этот импульс по длительности равен длительности импульса clk. И я вот не понимаю как мне его по этому самому clk считать, а схему формирователя единичного импульса, который бы генерил единичный импульс длительностью период clk, чтоб его можно было считать нормально в триггере. Либо я чего-то не понимаю и импульс длительностью импульс clk спокойно можно считать в триггере.
  12. Доброго времени суток! Есть потребность в генераторе единичного импульса по приходу разрешающего сигнала! Нашел схему на двух триггерах, она работает, но генериться импульс длительностью импульса clk, а мне бы надо, чтобы генерился единичный импульс длительностью период clk, чтоб его можно было считать нормально. Ибо с генерацией импульса длиной импульс clk считать его нормально по clk не получается, либо я, возможно, чего-то не понимаю.
  13. Так генерацией единичного импульса по фронту метки. Раньше я триггер возводил самой меткой.