Jump to content

    

Aleх

Участник
  • Content Count

    257
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Aleх

  • Rank
    Местный

Информация

  • Город
    Array

Recent Profile Visitors

2408 profile views
  1. Есть типовые схемы соединения интерфейсов. К примеру, TTL 3.3 к 3.3 можно подключать напрямую, 5 к 3.3 с резистором (если не заявлена толерантность к 5в), и т.д. Ну а если интересует общий случай, или, как в вашем эксперименте, надо подать больше чем разрешено в документации, то делайте просто внешние clamping diode, иначе сожжете все. И дело не во входном токе - для пробоя достаточно просто превысить напряжение на затворе транзистора (входе пада) на некую величину, а сколько там потом потечет тока, уже не важно - чип можно выбрасывать. Внешний диод защитит от перенапряжения -зашунтирует вход, сливая ток через себя, и при этом логика будет работать. Главное, если диод слишком мощный, то не спалить LDO/БП и т.д, :-)
  2. Там дело не в ЭСР - ток течет не постоянно, а импульсами, в моменты подачи питания (на вход, и на внутренюю логику). Думаю, это просто ток перезаряда внутренних емкостей в паде - они заряжаются внешним током, а далее ток падает до уровня утечки. Другими словами, это просто небольшой короткий импульс в момент коммутации чипа и платы под напряжением, а параметр 300мкА определяет максимальный безопасный ток как для металла разварки пада, так и для зарядки внутреннего конденсатора (не знаю, специально там конденсатор стоит, или просто паразитная емкость). Т.е. описывается какая то очень частная ситуация, которая к обычной жизни отношения не имеет.
  3. Эта дока (hot socketing) говорит о максимальном выходном токе, а не входном. Испытания на ESD - действительно конденсатор и резистор, но напряжение меряется после резистора. Т.е. характеристика ESD у падаь-напряжение, и измеряется в вольтах (киловольтах), а не в амперах
  4. Про физическую структуру не понял. На 99.9% эта структура - КМОП. А напряжение на входном пине зависит от того что на него подали, а не из чего он сделан. Далее, защита от статики (ESD) измеряется в киловольтах, а не амперах. На испытаниях на вход подают короткий импульс высокого напряжения (а не тока), и защита от статики должна дать стечь этому заряду на землю. Поэтому вопрос о безопасном входном токе тоже непонятен.
  5. Защита по току, это просто резистор, а не clamping diod. Диод - это защита от повышенного напряжения на входе. Сабатывает, когда потенциал входа выше питания (или ниже земли) на 0.2-0.7В (зависит от диода). Смысл защиты - не допустить перенапряжения, которое может привести к пробою входных моп-транзисторов. Сам защитный диод имеет предельный ток, который через него можно пропустить в случае срабатывания защиты. И, если защиту отключить, то важен не ток БП, а только напряжение пробоя на сигнальном входе.
  6. Само по себе создание PDK - дело не хитрое: измериловка да софт, и чуть чуть знаний различных форматов, чтобы тулы не плевались. К тому же, поскольку речь идет о купленных фабах, то всегда есть рыба от продавца, которую надо только допилить. Годами наблюдал эволюцию pdk для разных процессов от Микрона, А-Т и Курчатника. Специалистов на эти задачи (создание pdk) в РФ - хватает, на мой взгляд.
  7. К сожалению, дело не в деньгах. Репутация РФ на западе просела до уровня банановой республики на задворках африки - сюда просто боятся ехать. С того же А-Т ингстранцы сдернули в 2014 сразу после ввода санкций. Боятся санкций, боятся за свою жизнь (по телевизору промыв мозгов не хуже чем в РФ). Слышал, что кто то еще работает на Крокусе, но Крокус старательно отгораживается от политики и оборонки, и да - ооочень много им платит. Итого, что имеем? Если кто вообще и приедет, то в лучшем случае молодые (наиболее склонные к риску) и потому неопытные.
  8. Технологов в РФ давно уже не готовят. По словам знакомого, закончившего МИЭТ, там был соотв. факультет, который закрыли еще в 90х. А больше вузов с такой специальностью в РФ нет. Возраст последних выпускников-технологов - около 50 и старше, учить новому их можно, но вот захотят ли? Иностранцы не поедут. Вывод - российские фабы обречены, как не крути: химию закупить можно, оборудование, а работать не кому. Последний яркий пример - Ангстрем Т, где изза кривых рук разломали две линейки 90 и 180, из частей которых кое как собрали едва работающую 250, которая уже никому оказалась не нужна
  9. Судя по тексту ворнинга и площади (0) у вас перекрытие с другим фенсом
  10. Не надо использовать set_clock_latency , особенно после CTS. Просто наберите set_propagated_clock и выполните тайм репорт еще раз
  11. У вас, до CTS включительно, цепь клока идеальная (задержка 0) до каждого из синков. А после CTS автоматически включается propagate, т.е. все задержки в цепи клока становятся реальные, включая участок До root pin, который вы использовали при констрейнте клока. Этот участок До, и есть insertion delay. Я бы не советовал его перезадавать через set_clock_latency после CTS - это неправильно: set_clock_latency используется в синтезе, плейсе и cts для эмуляции отсуствующего клокового дерева - иногда это позволяет выжать немного больше частоты, особенно в пайплайнах. Но после CTS этот констрейнт надо убирать - его заменяют реальные задержки реального дерева. Что касается PLL, то здесь весь вопрос в том, есть ли в проекте внешний интерфейс, работающий по входному клоку. Если таких интерфейсов нет, то root pin можно смело задавать с выхода pll. Ну и повторюсь, у кеденса/инновуса есть команда, которая расписывает подробно, как тул считает тайминг в отдельно взятой арке. Какие данные берет из либерти, какие емкости учитываются, какие дерейты, и т.д. - все очень и очень подробно, так чтобы не оставалось вопросов. Можете взять эту команду и посмотреть как тул считает insertion delay. Команда называется что то вроде report arc delay calculation, поищите, точное название я подзабыл - давно не пользовался. p.s. нагуглил https://www.micro-ip.com/STA/dictionary_412_17/report_delay_calculation.html это sdc команда, но в кеденсе я точно ей пользовался
  12. Это задержка цепи извне. Складывается из емкости вх. пина/пада, transition, uncertainty, и если были наложены set-clock-latency. В вашем случае, судя по всему, это емкость и транзишн на входе. У кэденса была команда - показать детальный расчет тайм-арки. Что то вроде report arc delay calculation. Там все будет расписано что и как тул считает, взятые цифры из констрейнтов и либов. У синопсиса тоже есть такая команда. Поищите, если интересно p.s. а как видно из первого репорта, если тул хочет сдвинуть расчет на число полупериодов (это число следует из констрейнта формы клока и особенностей дерева - клокгейты и т.д.), тул в это значение задержки добавляет или вычитает нужное число полупериодов.
  13. Клокгаторы (clockgator) надо писать очень аккуратно, сводя вмешательство в цепь клока к минимуму. Основное правило - управление формируется инверсным клоком. Если клокгатор написан правильно, тул должен определить его как OR- тип или AND-тип. Если этого не произошло, есть спец констрейнты для указания на клокгатор в проекте. Отличие клокгатора от клокгейта (на защелке) - тайминг самого клокгатора зажат с двух сторон, меньше гибкости для построения дерева. Попробуйте поэкспериментировать сначала с одним клокгатором в дизайне, и таймингом через него. В целом, если клокгейтов в библиотеке нет, я советую использовать просто флопы с разрешением записи (код придется переписать).
  14. У вас там клокгаторы (комб. клок гейты) в цепи клока. С ними часто бывают проблемы, поскольку тул не понимает как правильно считать фазы клока, отсюда и фэйз шифты и инсершн делэи. Прежде чем разбираться с клокгаторами, выясните - не ошибка ли это в ртл, и если не ошибка, то почему не поставили нормальный (с защелкой) клок гейт. И если в ртл все правильно, и нужны именно клокгаторы - разберитесь что на них правильно подается управление (тактируется инверсным клоком). По моему опыту, в 99% здесь кривой ртл.
  15. Заземление штука хорошая, но есть проблема - в доме с заземлением обязательно нужна грозозащита. Я в свое время подумал, и отказался от этой затеи, уж очень хлопотно.