Jump to content

    

Aleх

Участник
  • Content Count

    270
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Aleх

  • Rank
    Местный

Информация

  • Город
    Array

Recent Profile Visitors

2581 profile views
  1. Суть сложения с накоплением, две операции вместо одной, причем - без потери разрядности, а значит и точности. Если попытаться сделать эту функцию от 256 аргументов по классическому подходу, с переполнениями будет бороться совсем тяжко, либо диапазон чисел получится маленький, меньше 8 бит. Мне кажется, это задача прдходит для сисемы остаточных классов https://habr.com/ru/post/144886/
  2. Вы печатные платы разводили когда нибудь, или имеете представление? С эсиком то же самое, те же ограничения. Представьте печатку с BGA корпусами, и, скажем, 10 слоев металлов, только половину которых можно использовать под трассировку. Если корпуса стоят плотно, то каждый с каждым .. ну наверное в пределах сотни выводов разведете. Если раздвигать, сильно раздввигать ... может быть на порядок больше удастся соединить. О миллиардах речь и близко не идет. И о пластине тоже речь не идет - на практике максимально возможный размер чипа где то в пределах 15х15мм, это в пределах миллиарда селлов на тонких процессах. Еще непонятно, что значит - соединить каждый с каждым. Есть десять инверторов, их можно соединить - в цепочку. А вот каждый с каждым, это как? Вопрос уж больно надуманый .. лучше напишите что именно хотите сделать
  3. 12нм это tsmc, glofo и .... smic :-) Думаю, что выбор очень взвешеный был сделан. Скорее всего начнут с tsmc, а китайцев для подстраховки оставят.
  4. Нну, если лучших соберут, то может и сделают. В принципе, народ из мцст и байкала потек, а учитывая что мцст без денег оставили .. да, есть все шансы. Сразу известно, куда эти чипы пойдут (схд для "большого брата"), и известно, в чей карман капнут государственные деньги (усманов и т.д,). Не очень приятно это все, с тухлецой, я бы сказал. Но если отставить моральную сторону вопроса, то проект интересный
  5. Привет! Основательно подзабыл верилог. Нужно получить в симуляции переменную задержку в проводе. При этом рандом должен генериться не один раз при компиляции ($random?), а происходить на лету во время симуляции, т.е. в идеале - каждый следующий toggle провода должен быть с новой задержкой. Вот код module inv( input wire A, output wire Y ); assign #1 Y = ~A; endmodule Вместо #1 надо вставить нечто. Можно сменить язык на SV. Спасибо!
  6. Вот это слабое место, софт гарантирует. А сколько тактов до, и сколько после он гарантирует? Я бы посоветовал сделать так - поднять частоту 40 до 166/4 и сделать клоки синхронными (в констрейнтах). Сразу увидите что за логика в CDC, и хорошо ее подожмете. Может быть малтисайкл понадобится, кто знает. Софт .. надо убедиться, что программист не только про сетап знает, но и про холд. Вот и дадите ему контретные цифры в тактах.
  7. Открою секрет. Если взять стандарт житаг, то там все варианты регистров не просто описаны, а прямо таки нарисованы в виде электрической принципиальной схемы. Основная сложность - написать код по схеме, и параметризировать. Можно еще взять доки synopsys dc, описание айпи ядер тап-контроллера, там тоже все разжевано в виде схем. 35 лет интерфейсу ...
  8. set_max_transition или set_max_skew (одно и то же) тоже неплохо бы использовать. Это констрейнт из группы DRV, ограничивает расползание фронта сигнала. Если фронт принудительно ограничить, тул будет стараться ставить приемник и передатчик поближе друг к другу - таким образом накладывается еще одно ограничение на длинну провода. Вторая причина использовать этот констрейнт - при коротком фронте реже сваливание в метастабильность в CDC синхронизаторе. Мелочь,, но полезно
  9. бес попутал :-) все верно было, деление на 2 и 4
  10. sdc - synopsys design constraints, изначально придумали вовсе не для квартуса или вивады. Соответственно и учить их полезнее всего по докам синопсиса, т.к, первоисточник. Альтернатива - книжки, лекции университетов, хелпы в тулах, или просто тупо гугл, а если привычнее то - и вовсе ютуб. Кругом полно информации по sdc.
  11. Все верно, только с коэф. деления ошиблись. Судя по коду, на А малтисайкл 4(сетап)-3(холд), на В -8(сетап)-7(холд).
  12. Кроме -from и -to есть еще ключ -through, как раз ваш случай. Работает через пин или порт, а в некоторых тулах еще и через цепь.
  13. Есть типовые схемы соединения интерфейсов. К примеру, TTL 3.3 к 3.3 можно подключать напрямую, 5 к 3.3 с резистором (если не заявлена толерантность к 5в), и т.д. Ну а если интересует общий случай, или, как в вашем эксперименте, надо подать больше чем разрешено в документации, то делайте просто внешние clamping diode, иначе сожжете все. И дело не во входном токе - для пробоя достаточно просто превысить напряжение на затворе транзистора (входе пада) на некую величину, а сколько там потом потечет тока, уже не важно - чип можно выбрасывать. Внешний диод защитит от перенапряжения -зашунтирует вход, сливая ток через себя, и при этом логика будет работать. Главное, если диод слишком мощный, то не спалить LDO/БП и т.д, :-)
  14. Там дело не в ЭСР - ток течет не постоянно, а импульсами, в моменты подачи питания (на вход, и на внутренюю логику). Думаю, это просто ток перезаряда внутренних емкостей в паде - они заряжаются внешним током, а далее ток падает до уровня утечки. Другими словами, это просто небольшой короткий импульс в момент коммутации чипа и платы под напряжением, а параметр 300мкА определяет максимальный безопасный ток как для металла разварки пада, так и для зарядки внутреннего конденсатора (не знаю, специально там конденсатор стоит, или просто паразитная емкость). Т.е. описывается какая то очень частная ситуация, которая к обычной жизни отношения не имеет.