Jump to content

    

dvlwork

Участник
  • Content Count

    57
  • Joined

  • Last visited

Community Reputation

0 Обычный

1 Follower

About dvlwork

  • Rank
    Участник

Recent Profile Visitors

The recent visitors block is disabled and is not being shown to other users.

  1. Netlist Viewer -> Technology Map Viewer (Post-Fitting)
  2. Речь скорее всего о каком-нибудь научно-исследовательском институте радиосвязи или тому подобном. Т.е. не учебное заведение, а какой-нибудь секретный ФГУП.
  3. На Альтере это эмулируется. Вроде бы хватает 4-х LUT4 и одного триггера.
  4. Чего вы набросились-то? Может кому и удобно будет. Я бы конечно сделал бы преобразование из dc_sheel в формат вывода ls -laR, а дальше обычным ls-fuse
  5. Что пишут, функциональную верификацию?
  6. по quartus_sh --help=makefiles Квартус делает шаблон make файла. А дальше правка руками. Что касается подсчета и фильтрации - разумеется не будет. Тут же нет gui. Я обычно пользуюсь grep/grep -c на rpt файлы.
  7. Как вариант руками запускать: quartus_map quartus_fit ... Или сделать make файл (quartus_sh --help=makefiles), а уже там целями крутить.
  8. Промоделируйте получившийся нетлист с задержками, опишите констрейны.
  9. А почему нельзя первый отсчет суммировать к общей сумме, а последний вычитать? И кольцом по памяти.
  10. Скорее всего это глобальные буферы от Altera. После них сигнал выходит на глобальное дерево. Легко можно заменить на assign
  11. Напряжение питания банков какое? Возможно ток течет через ESD диод на питание банка.
  12. Выходной Verilog - '*.vo', рядом как правило несколько '*.sdo' для разных углов. Констрейны в Quartus разумеется возможно, но это будут констрейны для EPF10K100E.
  13. Обычно дешевле. Все зависит от количества изменяемых шаблонов. ECO cells для этого и добавляют. Модификации обходятся в несколько металлов и переходных.
  14. Ну отладка будет не тривиальной.