Jump to content

    

AB27

Свой
  • Content Count

    29
  • Joined

  • Last visited

Community Reputation

0 Обычный

About AB27

  • Rank
    Участник

Контакты

  • ICQ
    Array
  1. Здарова Серьож.))

    Напиши мне.)))

  2. Зачем 10 слоев? Можно сделать примерно так: 1 - "сигналы" 2 - "GND" 3 - "сигналы" 4 - "+1.2VD" 5 - "+2.5VD" 6 - "сигналы" 7 - "+3.3VD" 8 - "сигналы"
  3. Я делал на SN74CBTD3384. Питание +5V, OE - на землю. http://focus.ti.com/lit/an/scda003b/scda003b.pdf
  4. Xilinx XAPP646 - Connecting Virtex-II Devices to a 3.3V/5V PCI Bus http://direct.xilinx.com/bvdocs/appnotes/xapp646.pdf Altera AN 330: Connecting Altera 3.3-V PCI devices to a 5-V PCI Bus http://www.altera.com/literature/an/an330.pdf
  5. На сайте Memec есть информация: Memec Insight Representative in Russia Prosoft Ltd. 108 Profsoyuznaya Str. RU 117437 Moscow Russia Tel: +7 (0)95 234 0636 Fax: +7 (0)95 234 0640 info@prosoft.ru
  6. Заработало! Проверил осциллографом все сигналы. Оказалось, не был запаян один резистор. Спасибо всем ответившим!
  7. Есть плата на Spartan-3 с PCI интерфейсом. PCI подключен через bus switch TI SN74CBTD16211. I/O сконфигурированы как PCI33_3. Для начала попробовал простой тест - запись в порт 80h, т.е. POST с выводом на 7-сегментный индикатор. Работает около 2 секунд, после чего PCI clk вырубается. Это нормально. Сделал чтение / запись в конфигурационное пространство. На симуляторе работает, в железе никаких признаков жизни. Взял PCI Core от KA (с dsp.neora.ru). Проверяю на симуляторе (Post Place & Route): Чтение Venor_ID и Device_ID. Запись в BAR0 всех '1'. Чтение из BAR0. Запись в BAR0 базового адреса. Запись в командный регистр. Все работает. Тайминг в норме. Прошиваю. Не живет. WinDriver DriverWizard и PCI Tree плату не видят. После нажатия RESET ничего не меняется. Какие есть средства отладки для таких случаев?
  8. AN 330: Connecting Altera 3.3-V PCI devices to a 5-V PCI Bus http://www.altera.com/literature/lit-an.jsp
  9. По поводу защелок. В Xilinx XST User Guide есть такой пример: FSM with 2 Processes To eliminate a register from the "outputs", you can remove all assignments “outp <=…” from the Clock synchronization section. This can be done by introducing two processes as shown in the following figure. Following is VHDL code for an FSM with two processes. library IEEE; use IEEE.std_logic_1164.all; entity fsm is port ( clk, reset, x1 : IN std_logic; outp : OUT std_logic ); end entity; architecture beh1 of fsm is type state_type is (s1,s2,s3,s4); signal state: state_type; begin process1: process (clk, reset) begin if (reset =’1’) then state <=s1; elsif (clk=’1’ and clk’Event) then case state is when s1 => if x1=’1’ then state <= s2; else state <= s3; end if; when s2 => state <= s4; when s3 => state <= s4; when s4 => state <= s1; end case; end if; end process process1; process2 : process (state) begin case state is when s1 => outp <= ’1’; when s2 => outp <= ’1’; when s3 => outp <= ’0’; when s4 => outp <= ’0’; end case; end process process2; end beh1; http://www.xilinx.com/support/sw_manuals/xilinx6/download/
  10. Free PCI Cores 1. http://www.opencores.org Master/Target, WISHBONE, Verilog. 2. http://www.gaisler.com/products/grlib/grlib.html Master/Target, AMBA, VHDL. 3. http://www.infotech.tu-chemnitz.de/pci_core/ Master/Target, VHDL. 4. http://dsp.neora.ru/ Target, VHDL. Автор – KA. 5. http://www.latticesemi.com/account/_download.cfm?AMID=889 Target, Verilog. 6. ftp.xilinx.com/pub/applications/pci/ Target, VHDL
  11. The library includes cores for AMBA AHB/APB control, the LEON3 SPARC processor, 32-bit PC133 SDRAM controller, 32-bit PCI bridge with DMA, 10/100 Mbit ethernet MAC, 8/16/32-bit prom and sram controller, generic UART, modular timer unit, interrupt controller, and a 32-bit GPIO port. Memory and pad generators are available for Virage, Xilinx, UMC, Atmel, and Actel. http://www.gaisler.com/products/grlib/grlib.html
  12. Надежность применяемых здесь алгоритмов DES/TDES зависит от длины ключа. Ключ 40-64 бит можно подобрать перебором всех возможных комбинаций. Для 128-192 бит это уже невозможно. То что данные не сжимаются, это как раз подходит для записи на диск, т.к. данные записываются в те же сектора, что и без шифрования.
  13. Все-таки это отдельная плата :) http://www.abit-usa.com/products/multimedia/secureide Стоит около $80. Материнка вместе с ней около $200. Есть одно но: там ключ только 40 бит. Этого явно мало. Чипы (ASIC) производит компания Enova http://www.enovatech.net/products.htm Есть чипы с длиной ключа до 192 бит.
  14. Как называется материнка? У ASUS вроде нет такой. Может быть ABit? http://news.proext.com/hard/12010.html
  15. Cобираюсь прикупить Development Board на Xilinx Spartan-3 или Virtex-4. На сайте Xilinx есть такой список http://www.xilinx.com/xlnx/xebiz/search/se...bmit+Search.y=9 Что выбрать? Нравится Avnet с PCI + Ethernet. Но цена :(