Перейти к содержанию

efg

Свой
  • Публикаций

    34
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о efg

  • Звание
    Участник

Посетители профиля

10 просмотров профиля
  1. Надеюсь просто числа не противоречат правилам форума, а вы наверняка знаете что с ними делать :rolleyes: 2018.2 D5FEB25D47F713CD50A7EC19C618335AF3C5C9F8 2018.1 7AD1F8005709F44589D870F33920BFE8415C2087
  2. Плис неспеша продаются, проверю плату Virtex4 FX100 как будет возможность...
  3. Virtex4 FX100, Virtex6 LX550T, Stratix4 se820 в продаже, добавлю подробную информацию и скриншоты работы платы с 550T
  4. Только сама плата и память. XFP трансиверы уже проданы.
  5. На плате с Virtex6 LX550T: преобразователи питания с 12вольт, 8 слотов dimm для ddr3 (2 64bit канала, есть ремонтопригодное повреждение на 1 проводнике), tsop48 флешка, один разъем mictor, разъем jtag (не стандартный, моих рук дело).
  6. 1. "при условии что покупатель сообщит мне как использовать эту плату" имею в виду нужные мелочи для программирования своей прошивки в эту плату и чтения оригинальной, в дальнейшем возможна кооперация по созданию распиновок на ddr2, pci, трансиверы и прочее. Плат несколько, те у меня остается еще аналогичная. 2. «Как есть» значит нет никакого ПО или документации, сама плата электрически точно исправна, по договоренности сделаю фото включенной в pci слот. За эксплуатацию покупателем конечно ответственности не несу. Обычной platform flash на плате нет, там bga flash gl064a11ffir5. ---------------------------- Добавлю к объявлению: по договоренности могу спроектировать и изготовить pci-e плату для virtex6 550t, stratix4 se820 (+ доп gx чип, например gx530).
  7. PCI плата virtex4 fx100 за 3000р "как есть", при условии что покупатель сообщит мне как использовать эту плату, распиновку jtag. Money back если чип зашифрован при возврате платы и всей полученной при попытке использования информации. Планка памяти 2Гб DDR2 SODIMM kvr667d2s5/2g в комплекте!
  8. На али по 120$ и даже меньше, и это поштучно. UPD: Кстати о цене XCVU9P - розничная цена на плату DK-U1-VCU1525-A-G 4835$ на avnet, майнеры планируют сделать аналогичную серийную плату дешевле 4к$, интересно через сколько лет сама плис будет баксов по 400 :biggrin:
  9. Полный архив SAED32/28nm EDK (18.3Гб), может кому пригодится SAED32_EDK.7z SAED32_EDK_sram_hspice.7z SAED32_EDK_sram_lp_hspice.7z SAED32_EDK_stdcell_hvt_db.7z SAED32_EDK_stdcell_hvt_lib.7z SAED32_EDK_stdcell_lvt_db.7z SAED32_EDK_stdcell_lvt_lib.7z SAED32_EDK_stdcell_rvt_db.7z SAED32_EDK_stdcell_rvt_lib.7z Ссылки на filehost, zippyshare в приложенном файле SAED32_EDK_direct_download.txt
  10. На обмен точно интересуют: блоки/модули от ЕС эвм, СМ эвм, мейнфреймов IBM и других, 14" hdd, 9ти дорожечные накопители на ленте, многопроцессоные 486 pentium1 pentium pro (Gateway ALR Revolution, Compaq Proliant 1500 и др), шасси Cisco 7600, Nexus 7000, недорого модули от них, втч проблемные. Также по теме плис: dev board, pci-e ssd, платы с разборок, услуги по разработке hdl или другое сотрудничество. Изготовление многослойных ПП на производстве, например совместный заказ в Китае. Современный китайский 4 канальный осцилограф 100+мгц, возможно с моей доплатой. Спасибо за предложение, к сожалению не подходит.
  11. Среди домашних запасов есть несколько разных плат на крупных плис, платы не для разработчкиков, т.е. без документации, куплены с разборок. Продам по договоренности, цена во многом зависит от моих временных затрат на запросы покупателя по тестированияю или документированию девайса, а также желания оставить плату себе. Примерная цена: Virtex4 FX100 на pci плате 4000р, Virtex6 LX240T на маленькой плате 9000р, Virtex6 LX550T bga1759 на большой плате с ddr3 ~30000р; Stratix4 SE820 на сложной плате цену предлагайте, не определился. Платы не ломаные, хотел заниматься документированием для самостоятельного использования но руки никак не доходят. Можно использовать личные сообщения для связи, либо сообщение в этой теме, телефон или почту не хотелось бы публиковать. Фото или подробную информацию предоставлю реальному покупателю в личном режиме. Кроме продажи за деньги возможны разные варианты обмена и бартера.
  12. Если на китайском форуме eetop.cn нашли нужные файлы библиотек - могу скачать, много баллов по случаю накопилось.
  13. Прошу прощения не могу использовать личку т.к. недавно зарегистрировался тут, а также за некоторый оффтопик. Вам нужно управление токами шагового двигателя или генерация step/dir на плис? У меня есть замороженный проект (на начальном этапе) многоканального контроллера шаговиков, грубо говоря замена stepper и частично planner в marlin (прошивка для 3d принтеров). По затратам сам планировал использовать аутсорс hdl разработки на примерно 600-800$, а также 3-4 месяца своего времени но это с платой и отладкой.
  14. Спасибо за ответы. Поясню подробнее: я подразумеваю создание ncd (для ise) файла идентичного пршивке, значит bitgen из него создаст идентичный до каждого бита файл. Редактировать нетлист врчную затруднительно поэтому нужны hdl файлы соотвествующие ему логичеки, схематически и по требуемым задержкам. Т.е при синтезе стандартными средствами ise будет получаться прошивка аналогичная оригинальной которую сразу можно использовать на реальном устройстве. Среди элементов автоматизировано можно распознать простые схемы понятного назначения, вероятные независимые блоки, кандидаты на известные ядра (частично распознавание уже реализовано). Кроме этого легко выделить части жестко привязанные к изначальному типу плис отдельно и остальную легко переносимую логику. Для реверс инженеринга (и не только) можно добавлять внутрь прошивки живого железа дополнительные блоки анализаторы и уже вручную разбираться как что работает на реальных примерах без необходимости разбираться в обфусцированых hdl кодах. Далее названия с опечатками специально... Цитата(MegaVolt @ May 11 2018, 16:27) Если смотреть на обычные программы то дезассемблирование является аналогом предложенного к обсуждению. Соответственно можно предположить что для восстановленноых HDL может быть такое же применение. - Взлом чужих прошивок. (по хорошему должна быть поддержка внесения мелких изменений в исходный битстрим). HDL только для облегчения анализа. Ближе к attach+debug а не просто дизассемблированию, а также аналог hex-rays (asm -> c). Любые изменения можно вносить стандартными средствами ise для v5,6,7 или даже перенести на другие плис. Я не ограничиваюсь xlinx, просто в данный момент для них уже многое сделано и сам ise хороший донор данных. Цитата(MegaVolt @ May 11 2018, 16:27) - Генерация кастомных прошивок для защиты своего проекта. Когда кодовые данные зашиваются прямо в битрим без раскладки. Аналог 1ого применения но для своей прошивки. Цитата(RobFPGA @ May 11 2018, 17:30) Это можно и нужно закладывать на уровне дизайна и частично можно делать уже сейчас имеющимися средствами. Я не очень понял что имеется в виду и что не получится сделать сейчас в полностью своем проекте на ise/vivdo/quatus? Кстати паралельно с реверсным процессом по возможности делается нормальный процесс (p&r netlist)->verify->timing analyse->bitstream без использования ПО производителя, аналогично на v5,6,7 Цитата(RobFPGA @ May 11 2018, 17:30) из gate-level "поднять" наверх что то вменяемое наверно будет нельзя - уж больно сильно размазывается логика дизайна по гейтам. А ковырять gate-level то еще удовольствие. Цитата(Shivers @ May 11 2018, 19:04) Конечно, результат будет то же что и обфусцированый верилог - разобраться что есть что, очень тяжело. С другой стороны, такой верилог гораздо информативнее и компактнее нетлиста: если кто то задался целью реверс инжиниринга, подобный конвертер будет крайне полезен. Вручную заниматься hdl эквивалентом gate-level я конечно не предлагаю, тем более просто в тексте без живого железа. С текстом можно работать в структурированном виде с кандидатами на блоки и ядра. Вариантов распознанных кандидатов будет сильно больше одного, особенно в ранних версиях, но в любом случае это лучше жуткого мяса из лутов и триггеров. Кандидат подразумевает полную синтезируемость и работоспособность проекта, соотвественно и возможность проверки на железе. Алгоритмы восстановления осмысленных блоков сами являются частью другого "материнского" проекта и втч. для их проработки и развития я ищу возможности коммерческого применения. Высказывайте предложения какую прошивку от реального устройства разобрать и опубликовать здесь результаты Пока только vitex lx 5 6 7, впринципе можно spatan6, kitex7,atix7. Само собой устройство не должно быть засекречено и прошивка (bin,bit,xsvf,mcs) не зашифрована и доступна автору предложения. Результаты не в ближайший месяц, я уже упоминал что много мелочей для полноценного ncd не готово, настройки от pci-e и gtx буду делать в последнюю очередь.
  15. Цитата(Maksim @ May 11 2018, 16:01) "точные нетлисты и lut эквиваленты доступны уже достаточно давно" И где такое доступно? В моем инструментарии доступно, этого пока не достаточно для создания 100% эквивалентного и рабочего ncd (ncd, ngd и прочие xdm xdb тоже вскрыты и частично документированы). Насколько за пределами "теоретически пригодится за бесплатно" есть необходимость в этом вот и вопрос...