Jump to content

    

MaratZuev

Свой
  • Content Count

    417
  • Joined

  • Last visited

Community Reputation

0 Обычный

About MaratZuev

  • Rank
    Learn for good
  • Birthday 10/07/1974

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

1411 profile views
  1. Да там, похоже, и тех библиотек, что нет в составе, подгрузить не удастся: https://www.eremex.ru/products/delta-design/simtera/
  2. А я вот так и не смог перенести параллельным переносом проект в скрепке с ModelSim на Active-HDL. Наверное, не сильно упорствовал? RoadMap.zip
  3. Был. Узнал. Собираемся. Результат заранее не известен.
  4. Разве с любыми другими б/у также нарваться нельзя? Меня просто заинтересовало, почему именно израильские? Как понимаю, был единичный опыт, но из этого совсем не следует обобщение? Нет, я никого не защищаю, просто "не могу понять" (с) "В августе 44-го"
  5. За наводку спасибо: с Lattice уже связался - в процессе переговоров.
  6. По этой плате очень уж стрёмно - один отзыв, да и то пустой (впрочем, я сам этим грешу), а покупок вообще не вижу. Кстати, хромовский плагин выдаёт следующее, но оно, вроде ни о чём: Что касается Ebay и остального online: сильно сомневаюсь, что для такой организации, как наша, это - приемлемый путь. Нам нужен официальный поставщик. Спасибо в любом случае. А вот это прошу прокомментировать особо
  7. Спасибо. Кит бы к нему найти, чтобы мороки ещё меня было. Для пятого вот, вроде, что нашёл: Starter Platform for OpenVINO™ Toolkit Может, дадите побаловаться за соразмерное нематериальное спасибо? Спасибо, пошёл курить мануалы и искать пути доставания. Что для меня важно - есть, с чем сравнить (вариантом, подсказанным товарищем выше)
  8. Всем добра. Стоит задача подружить внешний мир ПК с внутренним посредством заданного интерфейса. На заре своей трудовой деятельности стыковал PCI9050 (она же 9052), позднее пересев на 9054 и Altera Flex10k50, позднее переехав на Acex1k100. В любом случае сейчас ни на контроллер шины, ни на производителя ПЛИС жёсткой ориентации нет, и рассматриваются все варианты. Что хотелось бы: сразу купить кит и начать играться. Второй по значимости вариант, конечно - пнуть в направлении контроллера (сейчас PLX, упомянутый выше, купил Broadcom) - есть ли альтернатива? А если у кого (желательно в первопрестольной) есть своя разработка, которой он мог бы (не безвозмездно, конечно) поделиться бы - был бы раз услышать.
  9. Does ModelSim ME support the code coverage feature? No, code coverage is a licensed option for ModelSim PE/SE. You need to purchase a license to use this feature. Once you have a license, you need to set the code coverage option for compile and then load the design with coverage enabled and then the menus are enabled. The code coverage chapter of the ModelSim User Manual includes all the relevant information. Warning: <SystemVerilog file>: (vlog-2186) SystemVerilog testbench feature (randomization, coverage or assertion) detected in the design. These features are only supported in Questasim. Description This warning may appear in the ModelSim-Altera Edition software when there is randomization, coverage, or an assertion in a SystemVerilog file used for simulation. The ModelSim-Altera Edition software does not support randomization, coverage, or assertions. Lines with this feature in your simulation files are ignored. Workaround/Fix To work around this problem, use a simulation tool that supports these features, such as QuestaSim or VCS. The simulation results are not affected when these features are used.
  10. Применить лицензионное ПО, которое наше ПАО может купить официально. Сименс с нами не дружит. для нас будет двойная пересадка: с win на linux и с одного ПО на другое. Но, если другого выхода не будет, то дорогу осилит идущий. Запрос в https://www.synopsys.com я уже сделал. боюсь, это - не наш вариант. Я не компетентен в вопросе, но есть подозрение, что DO-254, по которому мы работаем, не предполагает использование подобного рода ПО за табличку спасибо, но из неё глаз цепляется только за то, что Вы упомянули выше
  11. Всем добра! Чем, кроме Active-HDL, можно заменить ПО указанной в теме компании в целях верификации (временной и покрытия)?
  12. Сам вопрос задал, сам и отвечаю: не может. Вопрос считаю закрытым.
  13. Были бы coding rules, я был бы счастливее, а пока приходится искать и подглядывать чужое. Вы бы не могли, так сказать, не безвозмездно, конечно, дать взглянуть на Ваш код? "Клянусь, я никому не скажу!" как сказал Воланд Берлиозу в сцене встречи на Патриарших из "Мастера и Маргариты" Михаила Афанасьевича Булгакова.
  14. Переработал. Прошу критиковать module ozu2dwb ( // write with busy processing // globals input logic rstn, // reset - active low input logic clk64MHz, // global clock 64 MHz // locals from internal input logic [1:0] channel , // channel to write input logic [2:0] register, // register to write // 0 - receive zone, // 1 - transmit zone, // 2 - control register, // 3 - error register, // 4 - state register input logic [7:0] addr_loc, input logic [31:0] data_loc, input logic write, output logic is_ozu2d_written, // write done // global to ozu2d output logic [12:0] addr2ozu2d, output logic [31:0] data2ozu2d, input logic busyn, // busy input active low output logic cen2ozu2d, output logic oen2ozu2d, output logic rwn2ozu2d ); logic [1:0] busyn_mst_reg; always_ff @(posedge clk64MHz) busyn_mst_reg <= !rstn ? '0 : {busyn_mst_reg[0], busyn}; logic busyn_mst; assign busyn_mst = busyn_mst_reg[1]; enum logic [2:0] { IDLE = 3'd0, START = 3'd1, WAIT1 = 3'd2, WAIT2 = 3'd3, CHK_BUSY = 3'd4, DONE = 3'd5 } state; logic write_latched; assign data2ozu2d = write_latched ? data_loc : 'z; logic write_low; assign write_low = state == START || state == WAIT1 || state == WAIT2 || state == CHK_BUSY; logic stop; assign stop = state == DONE; always_ff @(posedge clk64MHz) if(!rstn) begin is_ozu2d_written <= 1'b0; write_latched <= 1'b0; rwn2ozu2d <= 1'b1; oen2ozu2d <= 1'b1; state <= IDLE; end else begin write_latched <= write ? 1'b1 : stop ? 1'b0 : write_latched; is_ozu2d_written <= stop; rwn2ozu2d <= !write_low; // cen2ozu2d <= !write_low; case (state) IDLE: state <= write ? START : IDLE; START: state <= WAIT1; WAIT1: state <= WAIT2; WAIT2: state <= CHK_BUSY; CHK_BUSY: state <= busyn_mst ? DONE : CHK_BUSY; DONE: state <= IDLE; endcase end resolve_address resolve_address_inst( .*, .addr_ozu2d(addr2ozu2d) ); endmodule : ozu2dwb Времянка выглядит так: