Jump to content

    

KeisN13

Участник
  • Content Count

    39
  • Joined

  • Last visited

Community Reputation

0 Обычный

About KeisN13

  • Rank
    Участник

Контакты

  • Сайт
    Array

Recent Profile Visitors

The recent visitors block is disabled and is not being shown to other users.

  1. Всем привет. Мы проводим стримы по FPGA/ПЛИС тематике на твиче по адресу twitch.tv/fpgasystems Обычно, это среда и суббота в 20:00. Записи прошедших стримов лежат на youtube: youtube.com/c/fpgasystems Ждём Вас на стриме. Анонсы предстоящих эфиров в группе в телеграм @fpgasystems (https://t.me/fpgasystems) и VK и FB
  2. Как всегда на офф сайте ксая https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/archive-ise.html
  3. Поверь, пожалуйста, мне на слово (у меня чуть больше статистики, чем ты можешь себе представить). Метод рабочий, я не спорю, но работает он не везде и не всегда.
  4. Вот моя подборка новостей за март 2020 на хабре. Новостной дайджест событий из мира FPGA/ПЛИС — №002-003 (2020_02/2020_03) А так в общем я выкладываю отчёт с новостями по ПЛИС/FPGA каждый месяц вне хабра. Вот последний отчёт https://fpga-systems.ru/news/novostnoj_dajdzhest_sobytij_proekta_mart_2020/2020-04-01-304 Он же доступен в формате PDF
  5. с вин 10 большая беда, лучше ставить виртуалку с вин7 или качать спец версию для вин10, если вы используете спартаны 6
  6. вот небольшой обзор, в котором написано как получить отладку и лицензию у официалов https://fpga-systems.ru/publ/gowin/review/kitaj_gowin_ao_vostok_plis_luchshe_menshe_da_luchshe/52-1-0-101
  7. вот сертифицированный тренинг центр по Xilinx - https://plis2.ru/ Intel - https://toptech.academy/ Правда денег стоят, но на то они и сертификат имеют и преподавателей отправляют учиться за бугор.
  8. не совсем без перекомпиляции, но обновление за несколько секунд без перетрассировки проекта. http://fpga-systems.ru/publ/xilinx/xilinx_vivado/eco_flow_v_vivado_ili_rabota_v_rezhime_redaktirovanija_netlista/8-1-0-86
  9. Это же эклипс, файл -> экспорт только, разве нет?
  10. Не уверен, что выкладываемый пост актуален, но может пригодится кому-то (оригинал тут)
  11. Вот я чет тупанул жёстко. Сигналы я инициализирую при объявлении и в процессах соответственно. Если в начале процесса сигналы проинициализированы то if для этого сигнала можно не закрывать.
  12. наверное не переменной , а сигналу. Сигналы я инициализирую в начальное состояние только при объявлении В целом я хотел написать, что незакрытые ифы порождают латчи
  13. Описание синхронного процесса это чуть ли не единственное исключение из правила, что каждый if должен иметь else. Думаю оно очевидно и не явно подразумевалось.
  14. Непонятно почему до сих пор не прочитаны основы проектирования на VHDL и шаблоны описания конкретных элементов от вендора. UG901 если это Xilinx Else всегда должен быть, никогда не останавливай код на else if или if.