Jump to content

    

darlock

Участник
  • Content Count

    37
  • Joined

  • Last visited

Community Reputation

0 Обычный

About darlock

  • Rank
    Участник
  • Birthday 06/20/1979

Контакты

  • Сайт
    Array
  • ICQ
    Array

Recent Profile Visitors

1001 profile views
  1. А возможен ли в spb такой вариант для реверсинга плат? В старом оркад 9 он работал. Шаг 1. В capture закидываем все микросхемы и разъемы с платы. Шаг 2. По возможности соединяем несколько выводов остальные делаем NC иначе нетлист не экспортируется. Шаг 3. В layout открываем этот нетлист и указываем хитрую фишку (учет изменений в capture) не помню как она включалась. Шаг 4. В layout рисуем связи между пинами согласно звону тестера, в capture схема обновляется. Как такое реализовать в spb? И чем тут может помочь SCM? Т.к. прозвонка и рисование соединений для 144 и 196 пиновых корпусов еще тот адский труд
  2. Есть EVB и примеры кода. Хочется для начала скомпилировать код, загрузить его. Затем попробовать уже свой делать код. Крайне желательно иметь возможность отладки на EVB. Как я понял после слияния NXP и Freescale с 56 серией вообще какая-то жесть. Даже скачать ничего нельзя, т.к. ничего нет. EVB56307 - для начала сойдет.
  3. Уважаемый шаманъ, а можно поподробнее по 56 серии?
  4. Смотрите предыдущий пост, там я все разъяснил, как сделать чтобы был вывод в pdf Хотел заодно спросить, как сделать чтобы на меди был текст (т.е. на заливке пустые области формировали буквы и цифры)? Пробовал добавлять поверх он убирает shape под текстом.
  5. Будете смеятся, но у меня все получилось. Два слоя, первый маска ТОП, второй загрузил NCdrill Вот посмотрите, как и хотел. Кстати для того чтобы gerbv правильно экспортировал в pdf: Заходим view -> change background color и ставим белый цвет (255,255,255) вместо черного. Потом назначаем слою с маской черный цвет (0,0,0), а слою с дырками белый цвет и делаем его первым. Непрозрачность везде 100%
  6. Да действительно есть такие сборки (http://sourceforge.net/projects/gerbv/files/gerbv/gerbv-2.5.0/gerbvinst-2.5.0.exe/download?use_mirror=citylan), уже скачал и установил. Подскажите пожалуйста как загрузить файл *.art в gerbv чтобы были отверстия. Я создаю новый проект, нажимаю плюсик и добавляю art file (top). Но в нем нет отверстий. Я попробовал сделать отдельный artwork только pin/top и добавить его еще одним слоем. Все равно дырок нет? Захожу в nc drill делаю drill файл, но его не хочет загружать gerbv. Подскажите как сделать шаблон с отображением отверстий? Пока ждал ответ сам разобрался. надо правильно настроить ncdrill, а потом добавить его слоем в gerbv. Походу в аллегро глюки, т.к. у меня масштаб был неправильный, пришлось поставить 0.1 а потом вернуть в 1.0. Еще gerbv ругался на формат drl файла, устранил это галочкой enchanced echelon format
  7. Этот gerbv под линукс ,а я на winxp работаю. А разве в пакете SPB16 нет gerber viewer?
  8. Спасибо за ответ. Насчет дисплея разобрался, отображает красиво (чтобы были видны дырки, надо поставить приоритет слоя PIN), но через меню плот не печатает (вернее печатает по прежнему бредятину). А вот насчет manufacture -> artwork есть вопросы. Сгенерировал файл art. Что с ним далее делать? В папке PCB есть какой-то файл gbplot, но я не нашел как его запускать из pcbeditor
  9. Недавно начал осваивать allegro 16 после layout 10. Собственно разработал простую однослойную ПП в аллегро с заливкой областей (dynamic shape). Хочу распечать шаблон на кальке методом (plot), выдает какой-то бредовый результат (дорожки одним цветом, заливка другим, дырок нет). Экспорт в pdf дает аналогичный бред. Подскажите как это можно сделать просто?
  10. MPC8245 до сих пор используется. У меня задача более интересная и несколько обратная проектированию, есть готовая PCI (32 бита 33 МГц) плата. На плате стоит 8245, 2 мегабитная ромка, RAM и вспомогательная цифровая обвязка. Задача немного модифицировать РОМку т.к. существующая версия фирмвари не соответсвует решаемым задачам. Из документации на проц понятно что в случае когда чип сидит на шине PCI , возможна адресация внтуренней (находящейся на плате RОМ и RАМ) памяти, т.е. возможен вариант отладки без JTAG. Хотелось бы понять узнать, если опыт работы с подобными конструкциями на PCI шине. Существуют ли JTAG адаптеры помимо USB TAP COP позволяющие отлаживаться в реалтайме?
  11. Есть куча вопросов по 8240 и 8245. Все вопросы практически нубские :(. 1) Доступный JTAG adapter, существует ли? 2) Если адаптер все же появился какой софт надо использовать? 3) 8245 стоит на PCI плате, возможен ли debug в реалтайме? 4) Помимо 8245 на плате стоит РОМка как вычитать и записать ее? Вроде простые действия но по моторам какая-то таинственность и непонятность.
  12. Собственно надо такая схема. До 25 вот нет проблем стандартный дизай типа ИОН - ОУ -Транзистор. в качестве иона синий светодиод, опер OP27 и транзистор типа 815. А вот на 50 вольт что можно с малым уровнем шумов сообразить. А качестве иона можно взять REF на 10 вольт, а вот с опером что делать. ну нет малошумящих на такое напряжение?
  13. С колодкой вроде разобрался. Обычные JTAG сигналы. Убило то что выходы не буферизованы.
  14. Собственно в большом дивайсе сбоку стояла Lattice M4 96/48 в качестве конвертора цифровых форматов (ADAT формирователь). Я вот думаю или заменить М4 или переконфигурировать сгоревший выход на свободный. В обоих случаях надо вычитывать прошивку, причем во втором еще и модифицировать ее. В каком софте это можно сделать. Там рядом с CPLD колодка распаяна прямая 6 контактов, вроде стандартной такой нет. Кто нибудь сталкивался с продуктами латтис?
  15. Спасибо за схему. Только не пойму как в Codewarrior этот девайс задействовать там можно выбрать: abatron serial abatron tcp/ip codewarrior ethernet tap codewarrior PCI codewarrior USB tap metrotrk simulator