Jump to content

    

ev_zubkov

Участник
  • Content Count

    25
  • Joined

  • Last visited

Community Reputation

0 Обычный

About ev_zubkov

  • Rank
    Участник

Recent Profile Visitors

331 profile views
  1. @AndreyTrundov, спасибо за ответ. А если я сделаю просто копланарный волновод на 50 Ом? Внесу ли критичные изменения в АЧХ?
  2. Доброго времени суток. Появился вопрос по подключению антенны ANT4005B000RWHEXS через микрополосковую линию. Производитель предлагает следующее: На сколько необходимо делать большой полигон, как на fig. 2? Или можно спокойно отводить 50-ти омную линию от отводов антенны? Нужен ли земляной полигон под самой антенной? Что отмечено зеленым на fig. 3? И еще, возможно, глупый вопрос: она сразу покрывает весь заявленный диапазон? В спецификации имеем: Если судить по графику, то должна покрывать весь, но меня смущает слэш в рабочей частоте. Заранее благодарен за ответы.
  3. Совместимость RF чипов

    А если не секрет, какие конкретно модели удалось подружить?
  4. Доброго времени суток. Интересует вопрос взаимной совместимости приемопередатчиков от разных вендоров. Например, CC1125 от TI и SX1208 Semtech? Да и у одного вендора разные чипы на сколько совместимы, не совсем понятно. Интересуют субгигагерцовые трансиверы с узкополосыми сигнала. И еще вопрос, они способны "слушать" только одну частоту или можно обрабатывать несколько каналов одновременно?
  5. Добрый день. Изучал принцип работы ФАПЧ по статье. Не совсем понял по поводу устойчивости системы. Если судить по условиям устойчивости, предложенным автором, то пример ФАПЧ из его статьи является неустойчивой. Однако, система работает при разных условиях. Как можно определить границы применимости данной ФАПЧ (максимальная тактовая, резонансная частота, коэф. затухания)? Заранее благодарен за ответы.
  6. Всему виной стала собственная невнимательность. Неверно считывал данный с выходной шины xfft. В результате - реальная часть была просто младшими шумящими разрядами. @Skryppy, спасибо за помощь.
  7. @Skryppy, да, в первом посте видно сигнал из двух синусоид. И в случае чистого тона тоже проверял сигнал с выхода генератора.
  8. Попробовал с разным размером выборки для чистого тона. Ощущение, буто что-то напутано с реальной частью. Посмотреть re и im сразу для разного размера ума не хватило, сейчас повторю эксперимент, но новая Vivado жутко тормозит.
  9. Доброго времени суток, уважаемые форумчане. Балуюсь с ядром ПФ в Vivado. Ядро сконфигурировано следующим образом: - размер - 8192 точки. - Тактовая - 100 МГц. - Сэмплинг - 100 Msps. - Без масштабирования (Unscaled). - convergent rounding. - натуральный порядок вывода. В качестве тестового сигнала использую сумму двух комплексных экспонент, однак на выходе модуля получаю паразитные гармоники (см. рис.). Причем, мнимая часть более ли менее похожа на правда, а шум появляется именно в реальной части. Чем это может быть вызвано и как с таким бороться? На сколько правильно вообще у меня сконфигурировано ядро? Заранее благодарен за ответы. Код модуля: module tb_xfft(); reg CLK = 0; always #5 CLK = ~CLK; wire [31:0] signal1, signal2, signal; wire signal1_valid, signal2_valid, signal_valid; assign signal_valid = signal1_valid & signal2_valid; dds_out16 inst_dds_out16( .aclk(CLK), .m_axis_data_tdata(signal1), .m_axis_data_tvalid(signal1_valid) ); dds_out16_3M inst_dds_out16_3M( .aclk(CLK), .m_axis_data_tdata(signal2), .m_axis_data_tvalid(signal2_valid) ); wire signed [15:0] sin1, cos1, sin2, cos2, sin, cos; wire signed [16:0] ssin, scos; assign sin1 = signal1[31:16]; assign cos1 = signal1[15:0]; assign sin2 = signal2[31:16]; assign cos2 = signal2[15:0]; assign ssin = sin1 + sin2; assign scos = cos1 + cos2; assign sin = ssin[16:1]; assign cos = scos[16:1]; assign signal = {sin, cos}; wire fft_valid; wire [31:0] fft; wire new_fft; wire config_valid; reg [7:0] config_data = {7'b0, 1'b1}; xfft inst_xfft( .aclk(CLK),//aclk : IN STD_LOGIC; .s_axis_config_tdata(config_data),//s_axis_config_tdata : IN STD_LOGIC_VECTOR(31 DOWNTO 0); .s_axis_config_tvalid(config_valid),//s_axis_config_tvalid : IN STD_LOGIC; .s_axis_config_tready(config_valid),//s_axis_config_tready : OUT STD_LOGIC; .s_axis_data_tdata(signal),//s_axis_data_tdata : IN STD_LOGIC_VECTOR(31 DOWNTO 0); .s_axis_data_tvalid(signal_valid),//s_axis_data_tvalid : IN STD_LOGIC; //.s_axis_data_tready(),//s_axis_data_tready : OUT STD_LOGIC; //.s_axis_data_tlast(),//s_axis_data_tlast : IN STD_LOGIC; .m_axis_data_tdata(fft),//m_axis_data_tdata : OUT STD_LOGIC_VECTOR(31 DOWNTO 0); .m_axis_data_tvalid(fft_valid),//m_axis_data_tvalid : OUT STD_LOGIC; .m_axis_data_tready(1),//m_axis_data_tready : IN STD_LOGIC; //m_axis_data_tlast : OUT STD_LOGIC; .event_frame_started(new_fft) ); wire [15:0] fft_re, fft_im; assign fft_re = fft[15:0]; assign fft_im = fft[31:16]; wire [31:0] Re, Im; mult_16x16 inst_mult_re( .CLK(CLK), .A(fft_re), .B(fft_re), .P(Re) ); mult_16x16 inst_mult_im( .CLK(CLK), .A(fft_im), .B(fft_im), .P(Im) ); reg [32:0] Abs = 0; always @(posedge CLK) begin if (fft_valid) begin Abs <= Re + Im; end else begin Abs <= 0; end end endmodule
  10. Пользуюсь пару дней, заметил сильные тормоза при генерации IP Global, кажется, раньше такого не было.
  11. Простите, не совсем корректно задал вопрос. Например, имеет псп, сгенерированную при помощи регистра с обратной связью по переносу (или используя любой другой метод получения псп, отличный от сдвигового регистра с линейной обратной связью). Можно ли будет получить полином, методом Берлекэмпа — Мэсси, реализующий точно такую же псп на срлос?
  12. Доброго времени суток, уважаемые. Есть вопрос теоретического характера: можно ли реализовать любую псп на сдвиговом регистре (при условии, что число регистров сдвига не ограничено)?
  13. Rob, спасибо за signed-unsigned, именно это помогло корректно вывести значения!)
  14. Получилось вывести данные через $fwrite. Но пока они сохраняются только как беззнаковые.
  15. А в Vivado это можно реализовать?