Перейти к содержанию

    

vermut.42

Участник
  • Публикаций

    9
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный
  1. IO-шки уже несколько лет используются в множестве проектов и нареканий не было. Если бы они некорректно работали - уже было бы известно и 17 и 18й показали одно и тоже..
  2. Коллеги, недавно столкнулся с задачей создания IBIS моделей для IO-ячеек, использовал Cadence Sigrity - утилиту T2B. для PADIN всё прошло успешно, а в случае PADOUT - не проходит процедура SPICE Deck test, судя по результатам - выход ячейки не переключается, соответственно и получаемый IBIS некорректный. Уровни и логика входных сигналов при этом правильные. С настройками поиграл, мануалы покурил, но пока не выходит Для такой же технологии сделал IBIS на самый простой BUF (два инвертора) - там всё ок.. Если у кого-то был похожий опыт, буду благодарен за совет.
  3. ЕМНИП, "пороги, напряжения, пауэр рейлы, переменные, таблицы" - САПР сам тебе сгенерит, хотя внешне может выглядеть по другому. Добавить что-то в либу можно командой "add_lib_attribute"
  4. оживлю немного тему. Руководство постепенно двигает идею создания IBIS моделей для IO-ячеек и посадило меня разбираться. с одной стороны инфы много, с другой - далеко не всё понятно: кто-то Allegro использует, кто-то s2ibis3. Сейчас в процессе изучения в ibis.org.. Может у кого-нить был удачный опыт и он поделится, хотя бы где смотреть и т.д.?
  5. Цитата(starley @ Mar 1 2018, 15:37) No scan equivalent exists for cell State_reg[0] (EDFCNQD1), что наводит на мысли, что что-то с этой библиотекой не так. Либо нет скановых триггеров, либо они некорректно описаны..
  6. Цитата(Mikhail241 @ Feb 14 2018, 14:09) Как в liberate констрейнить входные данные которые тактируются внутренним клоком? Внутренний клок генерируется с помощью входного опорного клока. Либерейт может рассчитать временные ограничения для пары входных портов: сетап, холд и т.д. Если я правильно понял - стройте арки для входных данных и опорного клока..
  7. Цитата(designer78 @ Jan 31 2018, 16:58) А если не сложно, можно поподробней. Что было? Сколько стоило? Программа ИППС вполне достойная. https://www.miet.ru/structure/s/267/e/2393/72 А про курсы что-то ничего не находится. ИППС (он же Cadence) - это очная магистратура, со всеми плюсами и минусами про курсы действительно ничего нет, с PR-ом пока туговато)
  8. Если еще актуально: есть опыт промышленной характеризации , и NLDM и СCS. Не гарантирую, что смогу вам помочь, но попробую поделиться чем знаю. P.S. мне почему то нельзя использоваться личку на форуме, или напишите мне, или как лучше с вами связаться?
  9. как вариант посмотри в UG: define_leafcell CODEdefine_leafcell -type nmos -pin_position { 0 1 2 3 } -extsim_model nch_mac Цитата(Mikhail241 @ Feb 14 2018, 12:14) Частично решил проблему: названия инстанций макро транзисторов(*ch_mac) должны начинаться с буквы X. Но как быть с нетлистом у которого при генерации буква M? можно поподробнее? из текущего описания мне кажется что достаточно постобработки нетлиста небольшим шелл скриптом..