Перейти к содержанию

Ink1918

Участник
  • Публикаций

    11
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Ink1918

  • День рождения 30.05.1994

Информация

  • Город
    Санкт-Петербург

Посетители профиля

117 просмотров профиля
  1. аккаунт в pudn

    Цитата(Ozelot @ Apr 24 2018, 10:52) http://rgho.st/7BdZfCJ7h Большое спасибо!!!
  2. аккаунт в pudn

    Здравствуйте, помогите, пожалуйста) http://en.pudn.com/Download/item/id/360429.html
  3. Всем здравствуйте!!! Пытаюсь разобраться с констрейнами и TQ TA. Изучил труды des00 timequest для чайников. С готовыми примерами как всегда все понятно, но как только дело дошло до собственных примеров - начался ступор. Пытаюсь написать sdc-файл для мегафункции SDI. В документашке на данную IP altera предлагает следующее: CODEderive_clock_uncertainty create_clock -name {rx_sd_refclk_135} -period 7.407 -waveform { 0.000 3.703 } [get_ports {rx_sd_refclk_135}] create_clock -name {rx_sd_refclk_337} -period 2.967 -waveform { 0.000 1.484 } [get_ports {rx_sd_refclk_337}] create_clock -name {rx_sd_refclk_337_90deg} -period 2.967 -waveform { 0.000 1.484 } [get_ports {rx_sd_refclk_337_90deg}] create_clock -name {tx_sd_refclk_270} -period 3.703 -waveform { 0.000 1.852 } [get_ports {tx_sd_refclk_270}] create_clock -name {tx_pclk} -period 37.037 -waveform { 0.000 18.519 } [get_ports {tx_pclk}] set_max_delay -from [get_clocks {rx_sd_refclk_337}] -to [get_clocks {rx_sd_refclk_135}] 4.430 set_min_delay -from [get_clocks {rx_sd_refclk_337}] -to [get_clocks {rx_sd_refclk_135}] 0.000 В моей же ситуации клоки рождаются с помощью PLL. Так вот, вопрос следующий: как описать клоки от PLL до мегафункции? Я пытался сделать следующим образом: CODE#******************* # Time Information * #******************* derive_pll_clocks derive_clock_uncertainty set clk_270MHz pll1|altpll_component|auto_generated|pll1|clk[0] set clk_135MHz pll1|altpll_component|auto_generated|pll1|clk[1] set clk_337MHz pll2|altpll_component|auto_generated|pll1|clk[0] set clk_390ph pll2|altpll_component|auto_generated|pll1|clk[1] #*************** # Create Clock * #*************** create_clock -name {clk1} -period 50MHz [get_ports {clk1}] create_clock -name {clk2} -period 27MHz [get_ports {clk2}] #************************* # Create Generated Clock * #************************* create_generated_clock -name {c337} -source $clk_337MHz create_generated_clock -name {c135} -source $clk_135MHz create_generated_clock -name {c390} -source $clk_390ph create_generated_clock -name {c270} -source $clk_270MHz #******************** # Set Maximum Delay * #******************** set_max_delay -from [get_clocks {c337}] -to [get_clocks {c135}] 4.430 #******************** # Set Minimum Delay * #******************** set_min_delay -from [get_clocks {c337}] -to [get_clocks {c135}] 0.000 Максимально пытался решить вопрос сам, но уже понимаю, что без чужой помощи не обойдусь. Заранее прошу прощения, если написал глупость, и сразу всем спасибо за будущие ответы.
  4. Цитата(Golikov A. @ Feb 26 2018, 13:02) Входит изготовление платы в этот процесс или нет? Если есть правильно сделанная плата с физикой, то вам надо воткнуть в ПЛИС IP мак контроллера (у производителей ПЛИС есть готовые, но полнофункциональные обычно платные). Воткнуть в ПЛИС софт процессор (ниос или микроблайз) и поднять на них ТСР стэк. Примеров куча, если совсем с езернетом дела не имели, то за месяц, другой разберетесь. Если имели то делов на пару недель. Можно взять какие-либо преобразователи USB-UART это самое простое для организации интерфейса, если не езернет. Изготовление платы в этот процесс входит
  5. Цитата(Lmx2315 @ Feb 26 2018, 11:40) 100 мбит ethernet Вариант с ethernet рассматривается, но насколько реализация сложная, не подскажите? Опыт программирования ПЛИС колоссальным не назовешь, с 0 очень сложно будет Ethernet поднять?
  6. Всем привет! Вопрос общего характера, скорее даже желание получить совет от более опытных людей. Есть тестовая задача, которая не предполагает жестких дедлайнов и требований. Хочется сконектить ПЛИС( либо 3 cyclone, либо 4) с ПК для обмена данными между ними. Какой лучше всего использовать для данной задачи интерфейс? Скорости все такие тоже не совсем минимальные должны быть, что-то среднее.
  7. Всем спасибо, решено, поставил в параллель терминирующее сопротивление, и заработало
  8. Цитата(doom13 @ Feb 12 2018, 09:46) Что значит безрезультатно, не ипользовал данную корку (когда-то работал с похожей Altera ASI), но на первый взгляд она очень даже подходит для Вашей задачи. Если правильно понимаю, приёмник и передатчик тут могут работать от разных источников тактирования. Ну, ситуация такая: на плате имеются два BNC, на вход и на выход. При таком раскладе, ставлю SDI мегафункцию и все работает. Пошел дальше, взял вторую точно такую же плату. Соединил их двумя проводками для передачи данных. 3 проводок - клок. входные данные подаются через BNC на плате-передатчике, и хочу получить картинку на плате-приемнике с выходного BNC. Ставил мегафункцию SDI как на приемнике, так и на передатчике. Но картинки в результате не получил. Осцилом на выходном BNC вижу, что данные шлепает моя ПЛИС. Но синхронировать не может.
  9. Цитата(doom13 @ Feb 12 2018, 09:25) Посмотрите в сторону ядра SDI (Serial Digital Interface), по-моему, самое то. ну, собственно говоря, мои данные - это и есть sdi сигнал. Мегафункцию sdi ставил, но почему-то безрезультатно (если правильно вас понял)
  10. Цитата(Aner @ Feb 12 2018, 01:07) Какие скорости ... ?, согласование обеспечили ...? , Как сделали сдвиг по постоянке ... ? 270 Мбит/с, уточните, пожалуйста, что подразумеваете под "согласование обеспечили"? Тактовую частоту принмаю по LVDS с ADN2814, загоняю её на PLL и отдаю эту же частоту на контрольную точку, с которой идет проводок на вторую плату, там 2.5 В(заведомо не уверен, что такой вариант уместен).
  11. Всем здравствуйте! Пытаюсь передать данные по LVDS с одной платы, на которую установлен Cyclone 3, на другую, на которой установлен тот же циклон. Платы одинаковые. На платах выведены контрольные точки с ПЛИС, на которые были напаяны два проводка, которые соединяют передатчик и приемник. Данные на передатчик приходят по LVDS, также как и клок с ADN2814. Дальше пытаюсь также по LVDS передать их на приемник. На приемнике данные появляются, но не могут засинхронизироваться. Клок с передатчика на приемник передать по LVDS не представляется возможным, так как установка ножки ПЛИСА в режим output для LVDS на данном циклоне возможна только на 1, 2, 5 и 6 банке, а контрольные точки в основном выведены с 3 и 4 банка. Единственная диф пара с 5 банка, которая есть на контрольных точках занята под данные. Пытался клок передать просто в режиме 2.5 В, но результата не увидел. Хочу услышать мнение - возможно ли это вообще: передать данные при таких условиях.