Jump to content

    

keln

Участник
  • Content Count

    85
  • Joined

  • Last visited

Community Reputation

0 Обычный

About keln

  • Rank
    Частый гость

Recent Profile Visitors

614 profile views
  1. Если ограниченное простраство и жесткие ограничения, то никакая кнопочка Tune не спасает.
  2. А, ну значит, я просто неправильно вас понял.) Автороутер, в моем понимании, это инструмент, который вызывается в Xpedition по нажатию иконки AutoRoute и с помощью которого(используя, скажем - TuneDelay) я могу растрассировать(после простановки Fanouts), скажем, 30 дифпар, согласованных по длине матчгруппой и с допуском по задержке в паре а также 50 одиночных проводников, привязанных к длине участка одного из проводников(а не всей длине проводника) пары между некими точками/пинами, скажем, через формулу, по нескольким нажатиям кнопки Route в автороутере с учетом ограничений Rule Area и на ограниченном участке топологии, возможно, по нескольким слоям(чем меньше, тем лучше, но на одном все не разместится точно). Не за одно нажатие конечно, но за несколько итераций и с привлечением полуручной трассировки в промежутках, возможно, меняя какие-то параметры. Я не утверждаю, что возможно будет что-то подобное развести за 1 нажатие кнопки(и даже за 20) автороутера и только с помощью него одного, но руками подобное разводить будет, на мой взгляд гораздо тяжелей и дольше. Как такое предлагается трассировать в PadsPro без автороутера? А что такое расфазировка дифпары - статика и динамика и чем статика от динамики отличаются?
  3. Спасибо за ответы. Да вот, вроде как, у AltiumDesigner 20 есть такая опция, причем работает не только с Диджикеем. https://www.altium.com/ru/documentation/altium-designer/integratedlibrary-pnl-manufacturerpartsearchmanufacturer-part-search-ad С помощью LibraryBuilder можно генерировать схемные символы прямо с даташита. Очень жаль, что автороутера нет в PadsPro. Было бы очень удобно трассировать шины типа DDR используя команду TuneDelay, после ввода соотвествующих констрейнов. А формулы и виртуальные точки/пины в PadsPro имеются?
  4. 12. Вариант XXL у вас на сайте - это PadsPro? 527000 рублей - это за годовую поддержку, далее можно пользоваться неограниченно, но без поддержки? Или есть некие иные ограничения? 13. На сайте mentorpcb.ru в сравнени с AltiumDesigner почему-то указано, что по пункту Проектирование ВЧ/СВЧ плат у PadsPro стоит 4 звезды а у AltiumDesigner - ни одной, чем обосновано такое сравнение? 14. На сайте mentorpcb.ru в сравнени с AltiumDesigner почему-то указано, что по пункту Схемотехнический ввод у PadsPro стоит 4 звезды а у AltiumDesigner - 3, чем обосновано такое сравнение?
  5. Подскажите, пожалуйста: 1. Можно взглянуть на презентация о различиях PadsPro и Xpedition желательно с ценами? 2. Что такое "trunk router и semi trunk" и для чего такие инструменты ввели при наличии уже имеющихся? 3. Есть ли в PadsPro оптимизация FPGA(не какая-нибудь урезанноограниченная за 150000 рублей(число из головы), которая никому не нужна а достаточно полноценная с базами крупных чипов) аналогичная Xpedition? Это дополнительная опция, оплачиваемая за дополнительные деньги к цене PadsPro? Сильно дороже, чем стоимость самого PadsPro, хотя бы в разах? 4. Есть ли возможность в PadsPro/Xpedition как в Альтиуме через свойства компонента просматривать данные о поставщиках и даже информацию о жизненном цикле компонента в режиме реального времени? 5. Есть ли возможность в PadsPro/Xpedition как в Allegro создавать символ из даташита, выделением таблицы с распиновкой(если мне память не изменяет)? 6. LandPatternCreator в PadsPro застыл и не развивается? К Xpedition его можно докупить и имеет ли это смысл по каким-либо соображениям? Какая цена? 7. Правила параллелизма позволяют просчитывать и учитывать взаимные наводки между проводниками при их прокладке? Это делается встроенным солвером PadsPro/Xpedition или доп. компонентом типа ограниченного HyperLynx? 8. Насколько я понял, существует возможность обмена между PadsPro/Xpedition и неким CAМ типа SolidWorks в части геометрии платы с размещенными компонентами и механическими элементами в неком интерактиве? С каких версий указанных систем и формата IDX это работает корректно? Есть ли некая краткая презентация/обучалка по данной связке PadsPro/Xpedition - SolidWorks? 9. Насколько мне известно, автороутер входит в состав AltiumDesigner(вроде бы как - прямой конкурент PadsPro), почему в PadsPro его не включили? 10. Есть ли в PadsPro/Xpedition возможность 1) проверять нарушения в опорных слоях по путям протекания возвратных токов без привлечения для этого Hyperlynx в рамках некой быстрой проверки, 2) проводить некий расчет по нагрузочной способности via по постоянному току без привлечения для этого Hyperlynx(т.е., не просто показывать какой ток идет через тот или иной via, как это умеет Hyperlynx а рассчитать именно максимально возможный ток через переход)? Если это возможно только с участием Hyperlynx, то входит ли такая опция в состав PadsPro? 11. Можно ли в PadsPro/Xpedition посчитать паразитные параметры via без Hyperlynx? Если это возможно только с участием Hyperlynx, то входит ли такая опция в состав PadsPro?
  6. С некоторых пор начал наблюдать непонятную проблему с запуском Xpedition. Во-первых, появились приличные тормоза с запуском топологии платы. И чем сложнее проект, тем дольше приходится ждать. Если 3D вкладка открыта, вообще c запуском вешаться можно. Во-вторых, появились проблемы с запуском второй сущности Xpedition. Т.е., если открыть одну плату(в рамках одного проекта) в одном окне Xpedition, то при попытке открыть после вторую плату(в рамках другого проекта) в другом окне, практически всегда открытие начинается с появления окна о невозможности открытия еще одной сущности Xpedition. Потом как повезет - может открыться а может и не открыться. Тоже самое случается, если открывать какой-либо иной САПР(например - Автокад) и потом Xpedition. VX2.4. Core I7 7-го поколения, памяти 32Г, SSD. Смотрел в диспетчере задач загрузку системы, ничего крамольного не увидел, загрузка CPU процентов на 30-40, память используется процентов на 25, GPU на 3-5 процентов. Кто может подсказать что дельное по проблеме, кроме выключения антивируса?
  7. MG Expedition ликбез ...

    указать во всех полях =LVDS0+/-10mm
  8. Подскажите, плз, как посчитать количество SMT точек для монтажа на плате с обеих сторон?
  9. Я чего-то не пойму - а в Xpedition как такая локальная база без cell передается? Вашим же символам должен refdes присвоиться при упаковке и из схемы аннотироваться потом в Xpedition при его запуске в виде cell, привязанного к этим символам, с таким же refdes.
  10. Ок, попробую как вариант на досуге. А в какой момент и каким образом вы cell привязываете к символам? Надо же еще будет пройти упаковку символов в компонент и отправить все это в Xpedition.
  11. 1. Я ни разу не делал аннотацию символов из IOPT. Символы создавал путем вызова FPGAPartWizard из LM, фактически создавая новый part в LM. И в xDx в MyParts/FPGAs у меня пусто, все символы я извлекаю через Databook обычным путем, насколько я понимаю из локальной библиотеки, полученной из центральной из под LM. После первого извлечения символов,выполнил Optimize FPGA на одном из символов и создал базу FPGA. Но символы не все изначально извлек а лишь необходимые и они "соптимизировалиcь" в базу FPGA. А сейчас надо бы оставшиеся добавить в базу FPGA из Databook через схему DxD, а они не добавляются. Во-первых, при упаковке новый символ получает другой RefDes(пакуется в другой компонент), какие бы крыжики я не ставил в упаковщике, руками даже менял RefDes на нужный. Во-вторых, на всех символах из базы стоят косые надписи - Optimized и они все добавлены в базу FPGA в IOPT. Как туда теперь недостающие добавить, я не знаю. Похоже, у вас маршрут работы с IOPT иной, вы сначала базу создаете а потом символы генерируете в IOPT и импортируете их в локальную базу/библиотеку проекта/схемы. А я сначала символы создаю а потом базу. 2. Подскажите в кратце - как вы работаете?
  12. Есть схема с разведенной платой. В ней использована FPGA, она также прошла оптимизацию при помощи IOPT. Но на схему вытащены не все символы, хотелось бы добавить на схему новый символ из отсутствующих, упаковать в одну микросхему с уже стоящими и добавить в базу IOPT. Проблема начинается при попытке упаковки - назначается RefDes иной, чем есть у уже упакованной микросхемы. Как это обойти и заодно добавить новые символы в уже существующую базу IOPT?
  13. Да вот как-то совсем не айс это работает. Пробовал менять зазор на уменьшение и на увеличение. Попытка двинуть пару, схватив ее за разные сегменты, приводит к разным результатам. Как вариант подобных телодвижений - скриншот. Проще оказалось переразвести. Пробовал на разных режимах Gloss, лучше не становится.
  14. Как на разведенной плате можно сменить ширину проводника и зазор в дифпаре после соотвествующих изменений в классе цепей менеджера ограничений. Т.е., не переразводить заново а просто поменять на уже разведенной паре/парах. Ну, ширину - по правой кнопке а зазор? В Smart_Utilities тоже, вроде как, ширину можно только. А, может, есть инструмент, с помощью которого это можно проделать одновременно? В идеале - выделил сразу несколько пар и сменил все одним махом. И подскажите заодно - как можно двигать и редактировать один проводник в паре, чтобы второй за ним не тащился?
  15. Padstack_Processor помогает, спасибо. Насчет Skip в настройках via не совсем понял. Ставлю галку на skip, после apply сквозные визуально совсем не меняются а на глухих меняется цвет КП с цвета Layer Display на серый. Или он визульно их оставляет, а по факту убирает?