Перейти к содержанию

    

new123

Участник
  • Публикаций

    177
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о new123

  • Звание
    Частый гость

Посетители профиля

321 просмотр профиля
  1. CVP под LINUX. в новую тему заводить не буду, отпишусь, вдруг кто поиском найдет 1) Тот драйвер, что идет в комплекте quartus подходит только для линукс ядра версии до 2.6. А это год так 2011 2) Altera предлагает пользовать новым драйвером jungle 30 дней, потом купить. 3) В мануалах десятых серий альтера стала аккуратно приписывать ссылочку на opensource драйвер. В новых мануалах пятых серий чипов этого нет 4) Ссылка ведет на драйвер для 10 серий плис. Советую заглянуть сюда https://www.intel.com/content/www/us/en/programmable/support/support-resources/support-centers/devices/cfg-index/cfg-via-protocol.html и выбрать или под 10 или под 5. 5) Внутри нормальный readme. Запускается прошивка для cvp без проблем.
  2. а я вот пока сделал не так. Я выставил update и зашил цельный pof через AS. Потом через partial reconfiguration и cvp зашил core второй ревизии. ps. Спасибо за такое подробное объяснение
  3. Юрий, подскажите. Если использовать intialization mode, можно при этом top модуль изменять и обновлять получается? в Update то квартус не дает ревизии на топ модуле делать И если питание сбросить, плис потом опять в initilization входит?
  4. понятно теперь. Я сотку не беру с разъема, хотя может и стоит. Я все частоты себе делаю на внешней pll на плате. И чтобы она заработала, я ее должен сконфигурировать на старте c помощью fpga по протоколу i2c. Это где то 35млсек при включении
  5. Не совсем понял, что именно работает? Вы тоже конфигурируете pll перед запуском pcie? Решил переводить уже ближе к боевым действиям на линукс. Тут еще до сих пор драйвер не смог воткнуть. Укомплектованный драйвер в квартусе не поддерживает такие новые ядра линуксов
  6. я периферию не шью. Она мне не очень подходит, потому что я при старте еще конфигурирую по протоколу i2c плл'ку на плате, чтобы запить pcie и 10g. поэтому, что я делаю 1) Генерю по базовой ревизии обычный pof с режимом CVP update. Его прошиваю через AS. 2) Генерю core второй ревизии и на всякий случай базовой 3) Стартую железо, потом без проблем шью core по CVP. Шью любой core (и второй ревизии и базовой). Первый раз все прошивается норм. Изменения вступают на лету в силу 100%. А вот последующая прошивка становится проблематичной. У ревизий изменена 1 строчка кода. Просто значения регистра меняю. Мануал этот родной я тоже проштудировал. У меня сразу с первого раза не пошло. С компрессиями проблемы были. Скоро на линуксе попробую. Может это просто программная какая ошибка у quartus_cvp
  7. Форумчане, добрый день. Освоил CVP прошивание у StratixV через pcie. Все проходит по началу хорошо. 1) Зашиваю вторую ревизию, которая изменяет один модуль. CVP в режиме Update изначально. 2) Все проходит удачно. Код начинает работать по новому точно. 3) Решаю откатить на первую ревизию, получаю Access Violation. При этом fpga мне кажется тоже вешается, так перестает подавать признаки жизни. 4) Могу так же зашить первую ревизию (основную), но при прошивке второй, таже самая ошибка. Завожу компьютер в режим "Сон", чтобы рубануть питание. Пробуждаю, начинает опять шиться. Получается нельзя два раза подряд шиться без резета? Может кто сталкивался.
  8. спасибо, буду пробовать к НГ. Пока cvp освоил практически
  9. Как думаете, если я реализую Remote System Upgrade IP, я же смогу и по pcie принять данные и зашиться? Читал пол ночи этот букварь.
  10. Спасибо. Я этот раздел в handbook постоянно пролистывал мимо.
  11. У меня она тоже не запускалась, бился несколько дней. Потом начал изучать все варнинги компиляции, пришла идея. В qsys собрал с нуля сам avalon pcie 256bit + on-chip memory и все. Не стал включать туда ни altera pcie reconfig driver, ни transciever reconfig controller В квартусе подрубил этот новый qsys и отдельно кинул ip transciever reconfig controller. Связал их прям кодом. altera pcie reconfig driver вообще выкинул. И все пошло. Мне иногда кажется что эти сборные корки пишут студенты и выкладывают на сайте alterawiki. Уже не раз приходится исправлять.
  12. уххх, а сколько еще предстоит =)) у меня столько бессонных ночей за последний год =))
  13. КОнечно, удаленно я зашью через AS свою epcq256. Но с воткнутым бластером, стратикс же не стартанет. Он находится в режиме ожидания или резете (лень схему поднимать смотреть) когда на определенных его пинах (as) находится бластер
  14. я не спорю =)) Я думал, я так решу вопрос удаленной прошивки. Получается, теперь у меня в арсенале остается только jtag. Удаленно пробовать через jtag. AS не подойдет получается удаленно, я просто карту не стартану с воткнутым бластером в AS Зуб даю. То что я заюзал на avalon (startix v pcie 256 bit avalon dma) c вкл cvp идет только на gen1, он просто не дает перегенерировать qsys, пока не врубишь gen1. При этом, не исключаю, что другие avalon qsys (без dma) смогут дать с cvp загенерить с gen2.
  15. а если заюзать hard ip core на avalon, то вообще на gen1. Зараза вообщем спасибо. Я с него и начал. Я подумал, может какие ходы уже придумали к сегодняшнему дню. Смысла тогда cvp использовать вообще нет. Взять gen3 с 8гбит урезать до gen1 с 2.5гбит