new123

А сам модуль, вы какой вставили? SFP+ и на нем гигабит хотите или SFP и на нем гигабит хотите

Я кажется понял, что вы попытались сделать. Вы SFP вставил в SFP+ а плата так не умеет

У альтеры есть handbook volume 2: transcivers. Там указывается, что можно использовать в виде тактовой для трансиверов. Не знаю как С10, но в целом, fPLL туда входит, но как не самый надежный, под последним пунктом. Как мне на форуме года 3 назад объяснили, джиттер и все такое. Но лично я, от fPLL запускал (10G) и работало без нагрузки нормально (на SV). Так же знаю случаи, как запускали и на 10 серии прям в релизе. Попробуйте быть может не PCI. Вдруг мать дешевая, я с такими наловился проблем, приходилось отвязываться от их клока. А ваш 644 нельзя распилить на нужную частоту и подать? Посмотрел, у вас же альтеровский кит, там все сделано на все случаи жизни же. На плате стоит Si53307, ее надо запрограммировать на нужные частоты и подать на SFP REFCLK нужную частоту c помощью их софтины

у меня и в 16 и 18 и 20 pro есть этот пункт и квартус его заполняет

Сейчас не найду, но вроде я как раз и читал, что нужно понизиться до 16 версии. Но это неточно. Сам когда прикручивал remote_update, тоже кстати в 16 делал. Давно

Вроде как все советы в инете сводились к замену версии квартуса. Что то вроде, сама ip core другой версии и не хочет компилиться

Напряг немного свою память, чтобы вспомнить, что еще я предпринял. Помню что посадил на avalon этот, который к памяти идет, PIO (parallel input output), удобная штука, аллоцирует/зеркалит значения памяти по заданному заранее адресу для чтения записи (грубо говоря пишем и читаем в pio, а не имитируем avalon). Значения максимум 32 бита (4 байта). И вот думал схитрю, настрою эти 4 байта прямиком на те области, куда достучаться не могу, а фиг, не давало. Ну и плюнул. Пишу и читаю кратно 16 (0x10)

У меня вот тоже в dma контроллере, не могу в память загнать на кратно 8 байт, только 16. А на другом чипе (соответственно другой ip core) только кратно 32. И так же потом отображает дубликатами, если вычитывать из памяти. Разбираться не стал, пока так оставил. Может это из той же области.

Как бы правильно спросить не знаю. А адресация в памяти не по границе 8 байт? То есть грубо говоря, может ли память писать в адреса кратным 4 Наверняка fifo не при чем

Если зайти на сайт альтеры и выбрать "Select by device", то пятерки что то вообще с 13 идут. Может конечно они просто перестали поддерживать ниже версии У квартуса оказывается есть мануал Quartus II Software and Device Support, ваша модель начинается только в 13 описании. https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/rn/archives/rn_qts_130_dev_support.pdf В 12 sp2 там вообще мизер. Или только частично, я не совсем понял (вроде прошивать нельзя) https://www.intel.co.jp/content/dam/altera-www/global/ja_JP/pdfs/literature/rn/archives/rn_qts_120_sp2_dev_support.pdf

Если никто не поможет, придется наверное по шагам делать, как в этой ветке https://community.intel.com/t5/Intel-Quartus-Prime-Software/Unable-to-simulate-designs-comprising-FFT-ModelSim-Intel-FPGA/m-p/198686

не знаете, а к квартусу такую штуку можно прикрутить? в квартусе прошке такая штука появилась.

спасибо

Форумчане привет. Вдруг точно знаете и не надо мне ковыряться в RTL. 1) Есть модуль, с параметрами. mdoule my_module ( ); parameter MODULE_ID = 2'd1; ...... 2) Делаю его два эекземпляра. my_module #( .MODULE_ID (2'd1) ) m_1 ( my_module #( .MODULE_ID (2'd2) ) m_2 ( 3) Хочу адаптировать каждый экземпляр модуля в зависимости от параметра mdoule my_module ( ); parameter MODULE_ID = 2'd1; ...... always .. begin if (MODULE_ID == 2'd1) begin end end Как думаете, квартус и его оптимизатор вырежет ненужную логику в каждом экземпляре, чтобы не потребляло лишние ресурсы? То есть в первом екземпляре не вставлял бы логику попадающая под А во втором не вставлял бы логику, попадающая под Или лучше сделать два разных модуля и объявить их отдельно?

вроде как в этой самой таблице на SFP стоят прочерки и интел держит только sfp+ по стандартам sr/lr