new123

Это скорее задача из области своего tcl, для modelsim. Обычно вроде делается так: Делается стартовый do файл, где в конце вызывается еще один, в котором уже конфигурируются сигналы и моделсим do wave.do run -all Сам wave примерно так выглядит add wave -group CLOCKS /main_test/DUT/clk_1 add wave -group CLOCKS /main_test/DUT/clk_2 add wave -group DATA -radix decimal /main_test/DUT/register_1 add wave -group DATA -radix decimal /main_test/DUT/register_2 где уже в конце можно поиграться зумом WaveRestoreZoom {0 fs} [eval simtime] ... wave zoom full

Однажды решил заюзать dsp в проекте для умножений. Пока проект маленький, вроде нормально, а по мере роста и заполняемости, пока до него данные дойдут, пока заберешь обратно, вечность проходит. Я бы это тоже учитывал в будущем, если надо так строго в два такта уложиться.

На форуме темы были, вроде подымали и не раз. В мануале написано, главное чтобы по sfp стандарт 1000BASE-X был

Прикол. У меня под убунтой тоже не работает, я думал wareshare слег. Теперь получается, что возможно и нет. Китайский usb blaster работает без проблем у бластера первой версии частоты к сожалению не меняются

https://community.intel.com/t5/Intel-Quartus-Prime-Software/FPGA-not-configured-from-flash-EPCQ128A-with-generated-rbf-file/td-p/675650 вот нашел, из той же оперы

пытаюсь вспомнить, точно не шина была. Это было 4 года назад, я вроде написал свой конвертер, а потом удивилися, что можно зайти в Quartus/Conver Programming File, кнопка Options, там прям напрямую можно выбрать Endian данных

Очень давно это делал на постоянно основе. Уже плохо помню, но вроде как endian там играет решающую роль и действительно переворачивать надо.

я по совету из статьи des00, счетчики автоматом пилю на две половинки, очень всегда выручает по времянке.

Наверное тут подробно https://funrtl.wordpress.com/2017/11/18/in-system-programming-for-spi-flash-connected-to-altera-fpgas-using-nios-ii-processor/ Еще Cypress выпускал подробный мануал, как можно выкрутиться через их SPI https://www.cypress.com/documentation/application-notes-obsolete/an98540-connecting-cypress-spi-flash-configure-altera-fpgas

это точно? у меня такую штуку пишет часто, если jtag удаленный по tcp, не могу ничем исправить, кроме как Clean Project

Если вдруг речь про последние десятые интел чипы, то они там стали писать минимальные требования. Рекомендую их соблюдать, иначе квартус не справляется.

Я в любой непонятной ситуации еще Clean Project делаю )

да, так и есть, я даже задавал опции, чтобы он сам дублировал. Но в итоге сам его в коде распилил на две части и руками посадил в чипе куда надо в разные места

Смахивает на то, что нужно лезть править, по такому же примеру https://www.intel.com/content/www/us/en/programmable/support/support-resources/knowledge-base/solutions/rd04172013_537.html

жизнь заставит, не так раскорячишься ) У меня очень плотно угол чипа забит и очень надо там развести все без задержки и конвееров. Алгоритм простой я выработал, щелкаю Routing Utilization и как правило, слаки на путях, проходящие через красные зоны. Вот их то я и растаскиваю, чтобы Long и Short interconnect подосвободились.