Jump to content

    

Mikhail B.

Участник
  • Content Count

    48
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Mikhail B.

  • Rank
    Участник

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

538 profile views
  1. Ответ на Ваш вопрос. Для меня VHDL - хобби. В институте не преподавалось ничего подобного и близко. Осваиваю с нуля. Поэтому мой вопрос в разделе "в помощь начинающему". Поэтому мой вопрос в крайней левой части вашего графика ;-) Более подробно про "диоды" расскажу. С самого начала. Узнал я про это https://www.altera.com/products/boards_and_...evaluation.html Так же, у меня есть Quartus prime 17.0 Standart edition. К ним прилагаются мои нулевые начальные знания VHDL и схемотехники. На отладочной плате установлены 6 светодиодов. Один из них сигнализирует о наличии питания. Свечением остальных пяти есть возможность управлять при помощи ПЛИС. Её планируется программировать на языке VHDL. А именно: первый диод должен моргать раз в секунду. Второй - раз в две секунды. Третий - раз в пять секунд. Чтоб представить взаимосвязь между будущими сигналами, мной были изображены ВД. По ним я хочу составить принципиальную схему (логические элементы и связь между ними), с этим и прошу оказать помощь - как по временным диаграммам построить схему? Всё остальное - вопрос десятый. Схема будет описана на VHDL. Программа вбита в Quartus, с этим постараюсь разбираться сам.
  2. Да, так и есть. Ага, т.е. нет новых компонентов на каждый выход, работающих по своему закону. Чем-то уже напоминает дешифратор, я правильно понимаю? В этом направлении двигаться? Понял, сейчас буду решать этот вопрос, сейчас у меня в городе впервые появится WiFi
  3. Спасибо! Скайпа у меня нет, по почте можно?
  4. Здравствуйте. Интересует возможность построения принципиальной схемы с использованием логических элементов по существующим временным диаграммам. Изначальная задача - существует проц на отладочной плате, выход с него - четыре светодиода. Нужно написать на VHDL счётчик чтоб первый диод моргал каждую секунду, второй - каждую вторую, и так далее. Я пошёл "с конца" - нарисовал временные диаграммы, чтоб иметь представление какие есть сигналы, как они будут взаимосвязаны, импульсы такта. Входы и выходы. Теперь моя система - это "чёрный ящик". Дальше хочу составить по ВД принципиальную схему (там будут использованы, как я понимаю, Т-триггеры). Ну и потом уже описать её на VHDL. Скажите, правильный ли у меня план действий, возможно ли это? Посоветуйте пожалуйста что можно изучить, я чайник и не знаю как быть дальше
  5. Понял, спасибо большое. С практической точки зрения, критична ли не поддержка этого стандарта, в чём это проявляется? И, я так понимаю, версия 17.1 более адаптирована под десятку Спасибо.
  6. Скажите пожалуйста, Quartus 17.0 будет работать с ОС Windows 10?
  7. Да, прошу извинить. Понять и простить. В форуме только осваиваюсь и не сразу заметил что это очень старые сообщения.
  8. Здравстуйте! Помогите пожалуйста определить элемент. Нашёл его без схемы, просто как картинку. Что это за зверь!? Я понимаю что это какой-то родственник транзистора, но хотелось бы конкретно знать как называется и для чего нужен. Он не похож по обозначению на обычный биполярный транзистор и на полевик. Может это какое-то буржуйское обозначение?
  9. Что за цепь? Если, например, для запуска какого-то агрегата - рассмотрите вариант использования электромагнитного реле. Вот вам ключ замыкающий-размыкающий цепь. А как катушку питать - вопрос второй. Цифровая? Тогда транзистор решит вопрос.
  10. Смотря какая схема. И что вам надо. Но КПД определяется как отношение полезной мощности источника или приемника электрической энергии к мощности, потребляемой им. Выражение для расчета КПД показывает, что коэффициент полезного действия источника или приемника электрической энергии тем выше, чем меньше потери энергии в нем А общая формула такова: n=Aпол./Aзатр.*100%. Например, для источника тока КПД рассчитывается по формуле n=U/e*100%, где е - это ЭДС источника, U - напряжение на уч-ке цепи.
  11. Найдите здесь http://www.eandc.ru/news/detail.php?ID=22019 вот полезный сайт
  12. Windows должен предлагать способы открыть .kernel файлы. Пробовали? Что он пишет? Ну, или Мак тем более, это их файл. Если нет, то есть специальный софт, который поможет это сделать. Вот что про это пишут https://www.solvusoft.com/ru/file-extension...tension-kernel/ А .ldr это вообще расширение, не имеющее отношения к системным. Я искал и нашёл что это вообще файл от компании Lego! Это странно :laughing: Ну, вот, например http://www.filetypes.ru/ldr/ это один источник, но есть ещё, где это подтверждается.
  13. Понятие "количества циклов прошивки" относится только к CPLD. У FPGA конфигурация хранится в статическом ОЗУ. Сейчас разгорается в основном споры какого производителя выбрать. Кто-то кричит Xilinx, кто-то Altera. Ну, это уже чисто от вероисповедания зависит, как по мне. Как Nikon и Canon На др. форумах люди пишут что скорее Quartus (для Altera) глючить будет, чем FPGA ПЛИС из-за "пережигания".
  14. Использованием какого-нибудь программируемого "мозга" эта задача весьма решаема. В самом простом случае - это, как писали выше, написать программу на планшет, использовать его мозги. К тому же сейчас простейший планшет - вещь абсолютно не дорогая. В более интересном случае - это использовать для этих целей контроллер в составе, например, arduino, или самому сварганить схему, но не разбираясь в электронике всё это осуществить будет не просто. И если совсем забуриться, то наверно даже можно уйти в строну программ на ПЛИС, но это относительно дорого, долго и бессмысленно