Jump to content

    

Chopr39

Участник
  • Content Count

    66
  • Joined

  • Last visited

Everything posted by Chopr39


  1. OrCAD. Техническая поддержка.

    Значит вы делаете ровно то же самое, что и мы, только помещаете свой шейп в слой, предназначенный для другого. Если в вашем проекте появятся слотовые отверстия, то для их извлечения потребуется выполнить Manufacture-NC-NC Route При этом помимо отверстий, cadence отрисует пути фрез и с ваших шейпов(увеличив их на радиус с каждой стороны). Если не проконтролируете, может быть ошибка. Вырезы в 3D модели задаются шейпами на слое board geometry-cutout.
  2. OrCAD. Техническая поддержка.

    Мы хотим делать внутренний вырез, например 5х5. Я могу легко нарисовать такой шейп и передать его отдельным гербером. Либо мне придётся рисовать траекторию, делая поправку на диаметр фрезы. То есть я нарисую шейп 5x5, потом сделаю z copy с оффсетом в радиус фрезы. Потом обведу этот шейп линией на слое Ncroute_Path. При этом я должен быть уверен, что выбранная мной фреза будет удобна для производства (ведь мне всё равно, какая она будет). Всё так, или есть способ проще?
  3. OrCAD. Техническая поддержка.

    Мы с этой фичей так и не совладали, так как рисуя траекторию, надо делать поправку на радиус фрезы. Проще нарисовать шейп и указать производителю, что такой вырез должен в итоге получиться.
  4. На ум сразу приходит костыль: сделать шейп статичным, тогда все виа кроме GND будут давать DRC
  5. Думаю, что пин в Allegro обрезать нельзя. Зато можно сделать его шейпом в библиотеке. Затем на плате подрезать шейп.
  6. Судя по тексту ошибки, вы пытаетесь указать свойство для объектов, которые его не поддерживают, например динамический шейп The NET_SHORT property, attached to a pin, via, modules, static shape
  7. The syntax of the NET_SHORT property is: <net 1>:<net 2>:…. For example: NET_SHORT = GND1:GND2:GND3
  8. Import DXF файлов

    Давайте по порядку: Вам нужно сделать посадочное место для коннектора? Делается это в программе Allegro PCB Editor (Package Designer для проектирования микросхемы в корпусе) File-New-Package symbol Если хочется импортировать dxf, то предварительно отредактируйте его, удалите рамки и ненужные виды. DFA bound импортировать не надо, это просто прямоугольник.
  9. Из хелпа Assembly_Top - Depicting boundary of package on assembly drawing. Dfa_Bound_Top - Creating boundary on Top layer for Real Time Design for Assembly (DFA) to check clearances between components driven by a Spreadsheet based matrix of components. This boundary can be different from Place_bound_Top boundary Place_Bound_Top - Creating filled rectangle on the top layer that define component areas which may or may not include pins of surface mount devices. Used by DRCs to check for violations of package-to-package overlapping.
  10. Думаю, никак. Почему нельзя обновить полигон?
  11. термобарьер у компонента

    Попробуйте edit- properties. В find фильтре выбрать pin. Выделить пины и поиграться свойствами: DYN_THERMAL_CON_TYPE DYN_THERMAL_BEST_FIT DYN_MIN_THERMAL_CONNS DYN_MAX_THERMAL_CONNS
  12. Усреднённые рекомендации - делать по IPC. В IPC есть 3 уровня плотности (density). Начните с среднего Level B
  13. Да, это так работает. При пересечении двух шейпов DFA Bound, никаких ошибок не возникает. Поэтому, ИМХО, если и работать с DFA таблицей, то использовать совпадающие Place Bound и DFA Bound, нарисованные ровно по самым выступающим частям компонента (по корпусу, пинам или реперным меткам).
  14. у меня на 51 хотфиксе не получилось повторить. Можно проверить конец env файла на предмет "странных" настроек.
  15. Отдибидокторили?
  16. Выглядит как глюк. Галочка Ripup etch снята? Мб эти сегменты зафиксированы и остались на месте? А плату вам точно надо двигать? Можно поменять origin...
  17. В Allegro создаёте фанаут для футпринта целиком, затем удаляете "ненужные". Либо в find filter выбираете pin, и применяете к пинам по отдельности.
  18. Как вариант, можно заменить NSMD пады на SMD (solder mask defined). Такой подход не без минусов, зато будет хорошая масочная перемычка 180 мкм
  19. Я написал, потом тоже подумал что можно получить шейпы из текста с помощью сторонних тулов, например в Солиде. Если нужно вытравить текст в меди как у автора вопроса, наверное достаточно поместить шейпы в слой route keepout
  20. На пустом слое пишем текст Экспортируем гербер с текстом Создаём static shape на нужном вам слое etch Импортируем гербер на этот слой, размещаем текст внутри статического шейпа Делаем Shape - manual void/Cavity - Element Тыкаем в шейп - ПКМ - Void All
  21. Жёсткий список! Я бы начал изучать стандарты с этой картинки
  22. via on pad

    Я вот с утра не поленился и посчитал по формуле Симоновича для своего усреднённого случая материал TUC 768 Dkz (5GHz) - 4.3 Dkxy - 1.2*Dkz S - 25 mil H - 30 mil W - 27.5 mil Ddrill - 10 mill Dkeff по формуле = 7.016 Baud - 10 Gbit/s lmax = 0.031 inch = 0.8 мм По мне, так полученное за несколько секунд в polar значение 0.7 мм имеет право на жизнь
  23. via on pad

    Хаха, смешно Замечание резонное, благо я написал, что я бы оставлял стаб 0.7 (делаю на FR-4). Надеюсь, автор, пройдёт по ссылкам, изучит и всё сделает как надо для его случая
  24. via on pad

    Я посчитал в polar. Можно посчитать по формуле из статьи, которые вы скидывали https://blog.lamsimenterprises.com/2017/03/08/via-stubs-demystified/ Как видно, величина зависит от диэлектрической проницаемости, причём эта проницаемость по оси z отличается от той что в даташите на материал, поэтому расчёт приблизительный. Можно оставить и больший стаб, в polar он будет показан жёлтым цветом, тогда нужно учитывать количество таких переходов, ну и желательно промоделировать канал.
  25. via on pad

    У меня в голове плохо стыкуются "экономическое решение" и "stacked microvias" для фрагмента платы со скриншота. Я бы тащил дифпары по bottom, и ближайшим к нему сигнальным слоям, для 10G оставлял бы стаб до 0.7 мм. Если стаб больше, то бэкдрилил. Если нельзя бэкдрилить и нельзя уменьшить стаб - использовать глухие отверстия. Если отверстия будут заполняться (например для stacked microvias), то можно их поставить в пады. Хотя, конечно, на плате могут быть другие сложные места, где пригодятся продвинутые технологии, но о них не упоминалось.