Jump to content

    

aosp

Модераторы
  • Content Count

    233
  • Joined

Everything posted by aosp


  1. Да, спасибо! Действительно помогло! в 2016.4 битстрим генерируется.
  2. Подскажите, можно в личку, как решается проблема с "write_bitsream_ERROR" для семейства ZYNQ US+ (конкретная микросхема XCZU9EG-ES2). Не удается правильный софт правильно установить видимо... Сильно не ругайте за вопрос, просто такое впечатление, что у меня чего то не хватает.
  3. Хотелось бы найти партнера по реализации макетных и мало серийных проектов. Задачи по металлообработке: - доработка стандартных корпусов - создание изделий по чертежу - работа с гибкой листовых материалов - токарные работы - фрезеровка интересуют сжатые сроки на выполнение работ и точность изготовления. Желательно чтобы заготовки для выполнения заказа были у исполнителя или закупались.
  4. Хорошо, спрошу по другому, у кого есть привелегированный доступ к сайту INTEL.COM? Меня интересуют документы по этому чипу, которые в базовом режиме доступа не удается скачать. Помогите плиз. Хорошо, спрошу по другому, у кого есть привелегированный доступ к сайту INTEL.COM? Меня интересуют документы по этому чипу, которые в базовом режиме доступа не удается скачать. Помогите плиз.
  5. Предлагаю обсудить Интеловскую разработку E6x5C http://www.intel.com/p/en_US/embedded/hwsw...-e6x5c/overview Интересует опыт создания устройств, особенно референс дизайны, где детально описывается способ подключения непосредственно интеловского процессора. С FPGA все понятно. С учетом всех особенностей изделия ценник на него просто фантастический, даже если применять только часть FPGA. Получается ARRIA2GX по цене дешевле CYCLONE. Хотя конечно интересен и сам iATOM.
  6. PCIE_REFCLK (100МГц) по идее можно вообще в кристалл не заводить. Эту частоту можно синтезировать на внутренних PLL и подавать с внутренних линий синхронизации. У меня так один проект работает, без каких либо проблем. Да, там есть нюансы с еластичным буфером, но он есть и работает. Главное чтоб опорные частоты не слишком сильно отличались
  7. Нужна структура быстрого счетчика для FPGA ALTERA ARRIA2GX C5. Счетчик нужен на разрядность 32, скорость счета до 500МГц, тип счетчика не важен, количество счетных значений 2^32... Кто поделится мыслями или практикой реализации?
  8. Итак господа, давайте попробуем достичь результата. Выкладывать алгоритмы работы различных очередей (устройств со сложным поведением) мне кажется смысла особого нет. Есть принципиальные вещи в способах их построения, и одной из таких вещей является компонент перехода данных из одного частотного домена в другой. Давайте попробуем формализовать эту процедуру и зафиксировать результат в виде кода на VERILOG. Постановка задачи: - реализовать мост для данных (разрядность 1 бит) из одного частотного домена в другой. - фазы частот разные, частоты отличаются в разы (например 125 МГц и 20 МГц) - время перехода Тpd - минимальное. ------- -----------------+ +---------------------------------- импульс в домене 125МГц (один такт) <-----------> Тpd -------------------------- -------------------------------+ +-------- импульс в домене 20МГц (один такт) Шапка модуля: module xdomen ( input clk1, input din, input clk2, output dout ); <здесь находится коД....> // предлагаем свои решения.... endmodule
  9. Подкупает что существуют такие элементы... http://downloads.components.omron.eu/OCB/P.../J912-E2-01.pdf но не с теми параметрами.
  10. Есть задача найти ключ или твердотельное реле или фототриак с такими параметрами: 1. работа в диапазоне температур -50...+85 2. ключ должен быть нормально замкнутым, т.е. проводить ток без подачи управляющего напряжения 3. коммутировать надо AC 110..240V, ток до 2А 4. размыкание ключа 3.3V DC, 10-20ma (от микроконтроллера с буфером или ключиком) Помогите пожалуйста, уже с ног сбился, неужели такого нет в природе?
  11. залил четвертый вообще можно самим скачивать прямо из Capture Надо в Start Page выбрать дистрибьютера из Нидерландов, там логин не нужен
  12. если я все правильно понимаю скорость следования одиночных транзакций не зависит от количества лэйнов. а вот с чем связана моя латентность я уже ума не приложу... всеж 400нс это не 1800нс... хотя может много зависит от руткомплекса, надо будет поэкспериментировать еще где нить
  13. спасибо господа, за советы и разьяснения! проект начал жить и с pcie на начальном уровне разобрался. будут вопросы обязательно к вам обращусь!
  14. Тут предложили еще Tai-Saw Может с ними кто уже работал? Говорят они делают что то для самих GOLLEDGE
  15. Ну я не знаю даже, неужели ни кто не пробовал RAKON, VECTRON, SBTRON и т.д.
  16. Температурная нестабильность должна обеспечивать заявленные нестабильности в рамках секунды и дня для всего диапазона температур от -40 до +85. Может ли это термокомпенсированный тип? По поводу отечественных изделий есть определенные опасения на тему гарантии качества и выдержанных сроков. Поскольку выбираемый прибор является одним из ключевых элементов системы, хотелось бы снизить риск до минимума. По опыту, отечественные производители редко укладываются в заданные сроки и заявленное качество. Не будем обсуждать почему, я думаю это всем понятно. Поэтому выбирая элемент я учитываю не только паспортные характеристики изделия, но еще и окружающую действительность. Все же для зарубежных элементов: может кто имел опыт с применения, доставаемости ?
  17. Это из отечественных, а из импортного ассортимента?
  18. Меня интересует выбор генератора OCXO с такими параметрами: - стабильность частоты (кратковременная в пределах секунды) не хуже 5 ppb (5*10-9) - стабильность частоты (долговременная в пределах дня) не хуже десятков ppb - напряжение питания 3.3V или 5V или 12V (лучше конечно 5V, но 12V тоже пойдет) - температурный диапазон работы/хранения -40..+85 - компактные размеры (не более 30-40 мм по каждой стороне) - диапазоны частот: желательно ровно 80MHz, если нет, то любая другая из диапазона 1MHz - 250Mhz - выход LVCMOS - потребляемая мощность до 10W на время прогрева, и до 5W во время работы - фазовое дрожание не хуже 500ps - желательно SMD но не обязательно - ценник адекватный.... Подскажите на генераторы какой фирмы обратить внимание? Особенно важно чтоб их можно было приобретать в SPB. Т.е. наличие дистрибьютора в РОССИИ крайне желательно. Да, и если можно, подскажите примерный ценник для устройств подобного класса.
  19. Какая же латентность у канала? Получается примерно 800-900нс в одну сторону.
  20. Просто очень странно что разница между циклами почти в десять раз. Dma конечно здорово но если в приложении не используются блочные пересылки смысла от него тоже нет.
  21. Имеется Arria 2GX и связанный с нею модуль на базе NanoETX Intel Antom под LINUX Наблюдается скорость следования одиночных транзакций - по записи период следования примерно 120нс - по чтению период следования примерно 1800нс реальная задержка ответа на запрос чтения составляет менее 50нс... Вопрос, это нормально что по чтению так медленно или где то что то не так? Подскажите, можно ли ускорить темп одиночных транзакций чтения?
  22. Спасибо огромное за совет! Действительно на эти циклы формировать комплешины не требуется. Циклы записи успешно отрабатываются. Без вашей поддержки я бы потратил кучу времени неправильно истолковав соотв главу стандарта. К сож он довольно сложно описан однако ответы там конечноже есть, только поиск их может длится не один день...
  23. Спасибо за совет! Обязательно после праздников попробую на работе. По поводу готового решения нельзя ли по подробнее, что вы имеете ввиду? Имеются какие то конкретные примеры, которые можно было бы взять за основу организации шинной модели? У меня еще остался один не очевидный вопрос к циклам записи, а даже скорее к не к ним а к организации циклов задержки. К примеру если приемное устройство не успевает принимать данные от передающего. Каким образом осуществляется сигнализация о неготовности приемного устройства? В AVALON ST есть сигнал RX_READY, выставляя который в принципе можно приостановить шину AVALON, но будет ли при этом задержаны циклы PCIE? Скорей всего данные будут копится во внутренних буферах AVALON и все это в конце концов плохо закончится. Намекните как приостановить входной поток со стороны PCIE? Или я опять придумываю несуществующие проблемы и AVALON будет сам сигнализировать PCIE немного притормозить? Спасибо за то что разъясняете ключевые моменты, потому как зная их намного легче разбираться в других тонкостях довольно сложного стандарта...
  24. Честно говоря я об этом чтото не подумал, по TLP действительно этого не понять... вы хотите сказать что в моем случае комплешн отправлять не нужно?
  25. Как я понял из спецификации , на non posted запросы нужно всегда формировать комплешины. В данном случае от процессора приходит запрос на запись данных в память и я должен сформировать пустой комлешн без данных сигнализируя процессору, что данные записаны. Если я не прав поправте меня пожалуйста.