Jump to content

    

Adv

Свой
  • Content Count

    107
  • Joined

  • Last visited

Everything posted by Adv


  1. последнее. Результат колебался от -1.905 (худший) до -0.205 (лучший) Зы. открыл. Посмотрел ещё раз - -0.259
  2. Ну чего сразу так-то... Каждому овощу - свой фрукт. вот результаты работы с квартусом 16.0.2.222 для сложного проекта: По сравнению с 8(16 логических) ядерным с 96ГБ – короче приблиз.на 35-40 минут. НО! Ресурсы – 60(120 логических) ядер боле сем на 23 процента не используются! Т.е. – средняя загрузка – 12 процентов. Память более 43ГБ тоже не используется (Из 256ГБ имеющихся). ИТОГО: с 3ч 12 мин до 2ч 21мин и надо выбросить нек. время на паузы между перезапусками – 35-40 мин чистого опережения. ВЫВОД: при одиночной компиляции за ресурсами гнать не стоит. Баланс овчинка-выделка – только до 128ГБ и 8-16 физических ядер….. У меня получается так. ИНОЕ дело - использование DSE. Результаты: Вещь здоровая, и вполне рабочая. Правда , есть трудности с запуском/выключением на первых порах (не всё там так ка в видео- или в примерах). В этом месте (вариации в ходе синтеза) надо сразу сказать - ЖУТЬ - до 100 процентов мощности процов в моей "байде" и до 75% памяти. При фиттере такого нет. Там есть до 98% долго но не так резко , и память выше 49% не ходит. Эмоции.... Однако - общее - 3ч 43 мин на 6-ть проектов в одновременной компиляции. Из них 5-ть проектов заканчиваются прибл. в тоже самое время (2ч 34 мин) что и ОДИН проект, если его отдельно компилить!! И - получается потом один их них, в котором временные параметры прибл. В 7 раз (!!) лучше, чем у среднего. Так что всё - для своего круга задач. У каждого - он разный, и далеко не всё то, что хорошо одному можно рекомендовать всем. С уважением и извинениями за моногословность. Зы. "байда" - 60 физических (120 логических) ядер конфигурируемая до 6 Тб ОЗУ (96 х 64ГБ) при частоте 2.8 ГГц. Было выставлено ограничение не более 256ГБ для этой работы.
  3. На счёт BluePrint скажу одно - мысли были хорошие, а пока получается "как всегда"..... Работаю с последней Арией и раз пять пробовал это самое чудо. Да, быстро. Да, всё раскладывает. Правда - лично у меня после этих процедур фиттер так и не прошёл. Ни разу. Ошибки. Пока так. Совсем не так, как в презентации. Ждать надо. Полагаю доделают. Бета же!
  4. Нормально, вроде. А вот что с упаковкой памяти - пока не понял. Старый проект что в 11, что в 12, что в 12.1 - нормально. А в 13 пишет, что число блоков M9K больше, чем в чипе.... Нонсенс. И - вдогонку - во всех версиях старше 11.1 "повреждено" (т.е. неудачно исправлено) ядро DDR3 (это не касается AltmemPHY!) Из-за этого часть старых систем неработоспособна. В 13 - кроме упаковки памяти почему-то не передаются параметры для моста Half_rate_bridge .
  5. А контроллер использовался от 12.1?
  6. Самое печальное - он НЕПРАВИЛЬНО генерирует мосты в QSYS..... Все системы, где в качестве ОЗУ используется DDR3 (т.е. без внутренней памяти для этой цели) и какой-нибудь мост между ним и процом (например Half_Rate или Clock_Crossing). И - усё....приехали. Почти все старые системы НЕ РАБОТАЮТ после перегенерации.Ну, кроме простейших, где всё включено напрямую, а частоты - никакие. И замечаний или ошибок - в рапорте нет. Просто компилятор выбрасывает процессор из системы. Сразу видно по кол-ву элементов и памяти в конце синтеза. Даже дальше идти ненадо. А суппорт говорит просто - а в дизайне нет критических ошибок! Значит - всё в порядке... Des00 полностью прав. Жаль.
  7. Да..... Презанятные (если это вообще можно сказать) документы..... Но, вот эта строчка лично меня повергает в..... ну, в тихий шок, что ли... : The researchers assertion is that with the discovery of a security key, a hacker can gain access to a privileged internal test facility typically reserved for initial factory testing and failure analisis. (из документа Victor http://www.microsemi.com/documents/corpora...C3%20053112.pdf ) Значит, следует понимать, что этот подход типичен для производителей?? И других FPGA тоже?? Просто других пока - не пробовали "на зуб" ?? Как у поэта - это как же вашу мать, извиняюсь, понимать???
  8. http://www.mosys.com/userfiles/file/MoSys_BE1_PB.pdf Посмотрите, когда есть время. Может, кому и понадобится.....
  9. Именно!! Перейдите в языковое описание проекта - и усё должно пойти..... (Что - само - не гарантирую....). И ещё - Ква иногда выбрасывает "ненужные" модули.... С Моделсимом хорошо отлаживать написанные проекты - их только синтезируют (или вообще - доверяют Моделсиму и полностью создают/работают в его среде) и лишь потом - в "железо", т.е Ква, и т.д......
  10. Простите - вопрос - а Вы после добавления компонента (altdq) полность проводили компиляцию?? Имею ввиду - до конца, до получения файлов прошивки?? Или только синтез?? Дело в том, что я вижу в приведенных Вами логах только то, что этого самого компонента нет в файлах реальных задержек (.vo или .sdo)........ Можете провести эксперимент - отключите эти самые реальные задержки и посмотрите, симулируется или нет.
  11. Попробуйте что-то вроде этого..... set_false_path -fall_from [get_clocks $gtxclk] -rise_to [get_clocks tx_output_clock] -setup Пределайте под своё, разумеется(свои имена частот вставьте). Только - вставьте имена правильно. Там возможно ещё море скобок (как в любом скрипте....). Правильное написание этих частот со скобками - посмотрите сами прямо в ТаймКвесте.
  12. При старте - отключите обязательные подписи драйверов (при старте Винды, разумеется). Тогда начнёт спрашивать - продолжить или нет.... ну, и ставить.
  13. 8 гигов-то.... И потом - опять официальную заливать? Народу , как вижу, это не очень надо. Если Вам требуется - дам ссылки в личку. Лежит уже у нас на сервере (не Электроникс). Другим - аналогично. Если All решит - на местный сервер заливать - залью. А сам небуду....
  14. 18 апреля появился Quartus II 12. Пока - cb. Многие противные глюки устранены. GUI, наконец -то, работет быстро. У меня время компиляции с 2ч 30м упало до 1ч 56 мин. Приятно. Можно поделиться с тем, кто хочет. Или подождать официального релиза... Всётаки - бетта....
  15. Не часто. Как раньше писал - падает на работе мышью с константами. Если работать с клавы - падений нет. ОС W7 SP1 x64 лицензионная от Dell (Т7500).
  16. Мудрость гласит - если уж совсем ничего не получается, то загляните, наконец, в инструкцию.....
  17. Вы ещё и в VHDL ядро генерировали..... Яcно. В VERILOG этой ошибки просто нет (при генерировании в мегавизарде выбрать VERILOG а не VHDL). Почти все (за редким исключением) ядра Алтеры - это Верилог. И для других языков - проблемы типа этой. К сведению. С уважением Adv.
  18. Уважаемый billidean! Вы скрипты запускали перед компиляцией? Пожалуйста, почитайте это - www.altera.com/literature/hb/external-memory/emi_tut_qdr.pdf. Это - пример использования UNI PHY, рабочий. Проверял . В .qsf файле проекта должны быть такие (или похожие, эти - из моего проекта...) строки (это выдержка - там их много после запуска скрипта *_pin_assignments.tcl): ................. set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to ddr3_mem_dqs_n[1] -tag __pr_16_ddr3_p0 set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to ddr3_mem_dqs_n[1] -tag __pr_16_ddr3_p0 set_instance_assignment -name IO_STANDARD "DIFFERENTIAL 1.5-V SSTL CLASS I" -to ddr3_mem_ck -tag __pr_16_ddr3_p0 set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITHOUT CALIBRATION" -to ddr3_mem_ck -tag __pr_16_ddr3_p0 set_instance_assignment -name IO_STANDARD "DIFFERENTIAL 1.5-V SSTL CLASS I" -to ddr3_mem_ck_n -tag __pr_16_ddr3_p0 set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITHOUT CALIBRATION" -to ddr3_mem_ck_n -tag __pr_16_ddr3_p0 set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to ddr3_mem_a[0] -tag __pr_16_ddr3_p0 set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to ddr3_mem_a[0] -tag __pr_16_ddr3_p0 .......... и т.д. Нет там открытого коллектора (open-drain) и близко. Используется динамическая терминация (Dynamic ODT). Полагаю - и у Вас тоже используется. Заранее прошу прощения , если Вы это уже читали. p.s. На всяк случай прикрепляю пример. И вот что - если у Вас ранее отработал скрипт от Altmemphy (*_pin_assignments.tcl) - то всё равно запускайте его по-новому (от uni PHY, разумеется). Порядок запуска скрипта ОТЛИЧАЕТСЯ от запуска в Altmemphy (!!) Будьте внимательны. emi_tut_qdr.pdf
  19. Этот контроллер более не поддерживается для выбранного Вами семейства. Предлагают использовать ТОЛЬКО UNI PHY. Ниже - таблица из документа Introduction to ALTMEMPHY IP (http://www.altera.com/literature/hb/external-memory/emi_altmemphy_ref_intro.pdf) Table 13–3. Device Family Support Device Family Protocol DDR and DDR2 DDR3 Arria® GX Final No support Arria II GX Final Final Cyclone® III Final No support Cyclone III LS Final No support Cyclone IV E Final No support Cyclone IV GX Final No support HardCopy II Refer to the What’s New in Altera IP page of the Altera website. No support Stratix® II Final No support Stratix II GX Final No support Other device families No support No support Почёркнуто мной. Предупреждаю - тот с ещё большими причудами. Там процессорная система для калибровки (в самом ядре). Особенно если у Вас высокая частота (на прим. 533МГц) И причуды - сама версия 11.1. Со вторым сервиспаком, вроде получше, а до этого - регенерировать систему (использую QSYS) было просто невозможно - всё падало. Пересоздавал проект - работает как часы. Регенерирую - всё валится снова.... Однако, было бы несправедливо не сказать - эта самая система "вытягивает" почти безнадёжные (с точки зрения правильности трассировки - их бракует HL2010, море красного...) платы. Работают без сбоев. HPC II так не может.
  20. А происходит следующее - для нового правят - для старого - ломают. Такую банальность, как то, что одно новое исправление приходится три (новых!) ошибки я просто пропускаю. Но то, что системы с DDR3 в сервиспак 1 невозможно нормально регенерировать (тупо не работают) - факт. Причём, если создавать проект по-новой - всё летает на Ура... А что с описаниями на PHY 10G ?? Ни про смещение на 4 байта , ни про обяз. ресет. Догадайся сама.... и т.д и т.п. На кой ч..... такая поддрержка семейства (Stratix V) , которого по сути ещё нет-то?? Чтобы старое не работало? И не надо предлагать старые версии - про новый синтез все в курсе - вещь нужная и хорошая. Хоть выговорился. Фух... Очень надеюсь на Sp2.
  21. Доброго времени суток, уважаемые! Требуется помощь. Может, кто-то сталкивался с SignalVu от Тектроникса?? Победить его счётчик количества запусков надо. С уважением и благодарностью ко всем кто хоть чем-то поможет, Adv.