Jump to content

    

USTAS

Свой
  • Content Count

    46
  • Joined

  • Last visited

Everything posted by USTAS


  1. Предлагаю обратить внимание на фирму Cypress (www.cypress.com). Она всегда была одним из лидеров по производству скоростной памяти. Вашим требованиям удовлетворяет, например, микросхема CY7C1051DV33: - объем 8 Мбит (512К х 16) - время доступа 10 нс; - корпус FBGA-48 или TSOP-44 Обратите внимание, что имеются микросхемы и с большим объемом (CY7C1061BV33 - 1Мх16, CY7C1071AV33 - 2Mх16). Желаю удачи.
  2. Да, похоже FTP не скоро будет доступет Вот ссылка, от куда я скачал Iocomp Ultra Pack v3.0.4 : hxxp://www.fixdown.net/soft/9236.htm Желаю удачи
  3. Семейство SPARTAN-XL уже в 2005 году не рекомендовалось для новых разработок, так что к совету об использовании другого семейства (например SPARTAN-II) рекомендую прислушаться. Для разработки на кристаллах SPARTAN-XL у нас использовали Foundation v4.1i (подойдет и v4.2). Ну а про ISE Вам уже все сказали. Удачи
  4. Недавно, занимаясь поиском готовых компонент для Delphi, набрел на итересный, на мой взгляд, пакет "Iocomp Ultra Pack v3.0.4". : Release Notes: Complete suite of 63 real-time instrumentation display components for instrumentation applications. This comprehensive development package is a collection of our popular Analog Components, Digital Components, Plot & Scope, and Professional Components. Привожу небольшую вырезку из большого (более 6.5 МБ) "Iocomp Getting Started Guide" [attachment=6532:attachment] Если интересно, то попробую выложить на FTP. Объем архива вместе с CLX, VCL исходниками - около 13 МБ.
  5. Pic18F2455 и USB

    Есть неплохие примеры для работы по USB в пакете CCS PCWH v3.242 (например ex_usb_hid.c). Вчера попробовал загрузить именно этот пример в PIC18F4550 - вроде бы работает.
  6. Насколько я понимаю, глобальные входы в семействах VIRTEX и SPARTAN не имеют ни PULL-UP, ни PULL-DOWN. Это и не требуется, так как в зависимости от используемого I/O стандарта применяются соответствующие внешние согласующие элементы (см. XAPP179).
  7. Посмотрите, может от CYPRESS подойдет. Два года назад сам искал синхронную память 1M x 36, но до покупки дело не дошло. Вот Datasheets: Посмотрите, может от CYPRESS подойдет. Два года назад сам искал синхронную память 1M x 36, но до покупки дело не дошло. Вот Datasheets:
  8. XAPP200 для DDR SDRAM нетрудно переделать и для просто SDRAM. Я, например, его адаптировал для работы с SDRAM в режиме буферизации потока данных (сначала пишется по разным банкам, потом считывается страницами) т.е. : 1. Режим записи - Alternating Bank Write (burst length = 8); 2. Режим чтения - Full-Page Burst Read (512 слов); 3. Refresh только для режима чтения и хранения, т.к. при записи - поток максимальный 100М/s. XAPP200 отличается от XAPP134 принципом построения самого контроллера.
  9. Тоже писал самостоятельно на Verilog'e для работы с памятью MT48LC16M16A2 на кристалле XCV600-4. За основу взял XAPP200, но переделал его для своих нужд. Есть еще XAPP134, но мне больше понравилась One-hot State Machine контроллера в XAPP200.
  10. Для того, чтобы приведенный код работал, НЕОБХОДИМО СОБЫТИЯ ЗАПИСИ И ЧТЕНИЯ ПЕРЕВЕСТИ НА ОДНУ ТАКТОВУЮ. Думаю так заметнее стало, а то видно не прочитали... В приведенном коде события WR и RD предварительно должны быть переведены на тактовую WCLK. Это можно проделать разными способами, и порой реализация зависит от специфики применения FIFO в схеме.
  11. Сравнение двух указателей в FIFO можно осуществлять на двунаправленном счетчике, но для этого необходимо события записи и чтения перевести на одну тактовую. Тогда: WNR = ( WR & ~RD); // только запись RNW = (~WR & RD); // только чтение EMPTY = ~noEMPTY; // флаг "FIFO пусто" always @ (posedge WCLK) begin if (FLUSH) COUNT = 0; // очистка FIFO else case (1'b1) WNR: COUNT = COUNT + 1; RNW: COUNT = COUNT - 1; endcase end always @ (posedge WCLK) begin if (FLUSH) noEMPTY = 0; else if ((COUNT == 0) & WNR) noEMPTY = 1; else if ((COUNT == 1) & RNW) noEMPTY = 0; end always @ (posedge WCLK) begin if (FLUSH) FULL = 0; else if ((COUNT == (DEPTH - 1)) & WNR) FULL = 1; else if ((COUNT == (DEPTH - 0)) & RNW) FULL = 0; end
  12. По вопросу работы эмулятора HPPCI-ICE скажу следующее: Используем уже второй год довольно-таки в интенсивном режиме (каждый день) с процессором ADSP-21160N. Для разработки ПО используем VisualDSP++ v3.5 с ICE Software v7.0.2 под операционной системой Windows XP + SP1. Работа устойчивая и без тормозов. P.S.: От варианта эмулятора ADDS-USB-ICE отказались сразу же, и похоже правильно сделали.
  13. Что за дерьмо?

    Да, ситуация, в которую Вы попали, не из приятных. Сочувствую. Из советов скажу одно, стоит всегда иметь запасной вариант (т.е. другую компанию изготовителя ПП). Предложение следующее: В качестве изготавителя ПП может подойдет компания ООО "Марафон". Информация на сайте - http://www.marathon.ru С этой компанией наша фирма познакомилась примерно 8 лет назад. Было осуществлено несколько десятков разного рода заказов, начиная от прототипов ПП (не более 3шт.) до мелких партий (более 20шт.). Были даже заказы многослоек с потайными переходными отверстиями, но все было выполнено без ошибок и в срок. Последний заказ был где-то два года назад. После этого из-за необходимости освоения технологии РПП (рельефных ПП) не довелось более с ними поработать. Но возможно компания осталась еще на требуемом уровне.
  14. По стандарту IEEE Std. 1284 -1994 выходные драйвера Параллельного порта могут выдавать на каждый выход 14 мА при напряжении высокого уровня не ниже +2.4 В. То есть, иначе говоря, поддерживают стандартный TTL уровень. Таким образом, небольшие КМОП ("маложрущие") схемы без проблем можно запитывать от Параллельного порта. Например, можно подключить PIC-микроконтроллер или собрать так называемый "Port-powered" программатор FLASH памяти. Практика показывает, что наибольшей нагрузочной способностью обладают выходы шины данных Паралельного порта. Так что, через развязывающие диоды Шоттки можно "добыть" достаточно тока Дополнительно к письму прикрепил "Избранные переводы текстов по IEEE 1284".
  15. Сопряжение 3.0 и 5.0

    Двунаправленная. Микросхема состоит из скоростных полевых ключей и встроенного диода для понижения уровня. В этом семействе есть преобразователи шин до 24 бит. Используем и пока проблем не имеем.
  16. Что касаестя вопроса MIKNIK о Foundation 1.5i, то данный пакет не поддерживал кристаллы семейства XC3000. Для этого использовался пакет XACT v5.1 - v6.0. Под Windows XP не пробовал, а под Windows NT - работал. Так что есть большая вероятность, что можно запустить и под Windows XP.
  17. По внимательней изучите предложенные мной семейства CBT и CBTLV. Это специальные двунаправленные FET-ключи с малым сопротивлением открытого канала. В таблице истинности указано: (OE = 'L') => (A port = B port) - нужно читать A <-> B
  18. Предлагаю посмотреть микросхемы фирмы Texas Instruments. В прикрепленном файле описание семейств CBT, CBTLV и Applications. Хорошая книга не смотря на объем Для похожей задачи использовали SN74CBTD3384 (с внутренним диодом для cмещения уровня).
  19. Посмотри MAX3162. В микросхеме есть все необходимое, чтобы построить "однокристальный" конвертер RS232 - RS485. Альтернативное предложение - построить на двух микросхемах. Принципиальную схему такого конвертера прилагаю (похожее решение используется в Port-Powered Converters). Практика показала хорошие результаты при работе на кабель длинной до 50м (правда длиннее и не проверяли ).
  20. Большой выбор регуляторов есть у фирмы Texas Instruments. Вот полезный Aplication Report (правдо староват, может появились новые...). Приведены статистические данные по токопотредлению кристалов фирмы Xilinx, а также рекомендуемые регуляторы LDO, Dual-LDO, Switching Regulator.
  21. 1. Ориентировочный расчет частоты для приведенный выше схем покажу на примере первой (где в качестве линии задержки используется UPAD). Из Datasheet на Virtex (10.2002) для кристалла XCV50PQ240-4 видим следующие времена: O input to Pad (Tioop) = 3.5 ns - для буфера LVTTL, 12mA, Fast ; Pad to I output, no delay (Tiopi) = 1.0 ns ; Output Delay Adjustments (Tolvttl_f24) = -0.23 ns. Получаем задержку на Tupad = (Tioop - Tolvttl_f24) + Tiopi = 4.27 ns . Остается добавить задержку по цепи, соединяющей вход и выход IOB (инвертер реализуется внутри IOB). В данной реализации она составила 0.877 ns (скорость Switch Boxes не приводится в Datasheet ). Итого F = 1 / (4.27 + 0.877) = 194.28 MГц. Такой же прогноз показывает Time Simulation. Если достать вход и выход инвертера и подать стимул на выход, то задержка до входа составит 5.1 ns. 2. Частота будет зависить не только от чипа, но и от температуры. Приведенный выше расчет - для макисальных задержек. Минимальные задержки можно прогнозировать на уровне "соседнего" по скорости XCV50PQ240-5. Тогда прогнозируемая частота составит около 209 МГц, т.е. примерно 8%. 3. Пока не замечал проблем.
  22. Проекты сделаны в Xilinx Foundation v4.1. Обычно я использую для открытия таких архивов в меню Project Manager (File\Restore Project). Если не получается, то вот копии TOP Sheet этих двух проектов. И еще раз напоминаю, что в симуляторе такие вещи дают неопределенное состояние, а в реальном кристалле - нормальный генератор. Так что приходится в симуляторе навязывать стимул.
  23. Зависит от требуемого выходного тока. И скорее всего потребуется импульсный преобразователь + LDO (или фильтр). Вот неплохие преобразователи Texas Instruments серии DCR (1W и 2W). Отличительная особенность - встроенный LDO. Возможно подойдет DCR012405 или DCR022405.
  24. А вот еще одна "необычная" схема. На том же кристалле XCV50PQ240-4 внутренняя частота CLK составила 365 МГц ! Хитрость - PULLUP - если убрать, схема после оптимизации становится пустой...
  25. Вот пример построения внутреннего генератора, использующего только "внутренности" кристалла. В симуляторе не работает, а в жизни - на всю катушку На выбранном кристалле XCV50PQ240-4 внутренняя частота CLK составила 210 МГц. При изменении типа OBUFT изменяется и частота. А дальше используй, хоть для задержек, хоть для работы другой внутренней схемы.