stdio

Получается что из спектра сигнала нужно найти мощность полезного сигнала и мощность всего остального шума, отношение этих мощностей и есть SNR. Спасибо rloc

Я так понимаю вычислив БПФ я получу спектр сигнала и если найти отношение амплитуды входного сигнала к амплитуде наибольшей частотной составляющей то таким образом можно найти SFDR. А вот как найти SNR?

После оцифровки синуса с помощью АЦП имею набор данных - 4096 слов по 16 бит, подскажите как посчитать SNR и SFDR?

это значит что они отличаются только входными усилителями?

Вот неплохой аппарат: ЛА-н4USB стоимостью 29000 р. АЦП 8 разрядов; 2 синхронных канала; макс. частота дискр. 250 МГц на канал; одноканальный режим 500 МГц (опционально); защита по входу ±150В; диапазоны ±25В; ±12,5В; ±5В; ±2,5В, ±1,25;±0,625;±0,25;±0,125; Rвх=1 МОм; полоса 100 МГц; 2 Мб ОЗУ; USB 2.0 http://www.rudshel.ru/production/data_acqu...s/la-n4usb.html У этого прибора не такая большая разрядность АЦП, но в сравнении с конкурентами громадная память на канал - 2 Мб (я с его помощью могу рассмотреть одиночный 10Base-T Ethernet пакет максимальной длительности, а это более 1500 байт)

На панели инструментов есть кнопка на которой нарисована буква 'Q' (от слова quantization) - если её нажать выскочит окошко в котором можно задать разрядность коэффициентов

А что если попробовать включить от вывода ПЛИС стабилитрон на землю (4.7В) и от вывода ПЛИС к нагрузке/источнику последовательный резистор (100 Ом), это должно ограничить внешнее напряжение подаваемое на вход ПЛИС не более 4.7В.

Входные буферы пятивольтовых микросхем обычно переключаются при 2.4 В для ТТЛ и 2.5 В для КМОП, при этом уровни переключения немного плавают при изменении температуры окружающей среды, но мне еще не встетилась ни одна пятивольтовая микруха которая бы не переключалась при подаче на неё уровня логической единицы 3.3 В (это вовсе не означает что таких микросхем не может быть в принципе)

У меня к Spartan2 одновременно подключены м/с с 5 и 3.3 вольтовой логикой напрямую и вроде пока (уже не первый месяц) всё работает без проблем

а можно про ПЗСку чуть по подробнее?

Пробовал из под VirtualPC - работает.

С помощью преобразователя уровня, например такого, а типовая схема включения наверняка есть на сайте производителя http://www.maxim-ic.com

Хотелось бы узнать, что происходит в оптическом канале? А дальше имея ПЛИС под рукой можно было бы попробовать реализовать функцию этого трансивера самому.

Есть желание передать 10 мегабитный Ethernet через оптоволокно, вопрос в том как модулировать лазер чтобы на приемном конце всё было нормально? В 10Base-T пакеты кодируются сбалансированным манчестерским кодом это хорошо, но между пакетами могут быть очень долгие паузы - это плохо.

А как несконфигурированный Spartan2 относится к 5-и вольтовым сигналам?

Кто использует ПЛИС Spartan2 подскажите пожалуйста поддерживает ли она 5 вольтовые входные сигналы и нет ли при этом каких либо подводных камней?

Если кому интересно посмотрите эти два проекта в которых реализована одна и та же схема (если её так можно назвать :)) для Foundation 2.1i SCH2.ZIP для Foundation 4.2i SCH.ZIP

Возможно в исходном виде Spartan2 и не поддреживается версией 2.1, но с установленным сервиспаком очень даже хорошо поддерживается. Ну это Вы погорячились конечно, посмотрите прилагаемый файл, в котором черным по белому сказано, что FDCP - это D-триггер с асинхронной установкой и сбросом и в Spartan2 является простым примитивом. То, что в серии Spartan2 такие триггеры сществуют - это факт, а вот почему в версии 4.2 нельзя этому триггеру назначить начальную установку - это вопрос. Ну в общем то Foundation 4.2i позволяет писать на VHDL fdcp.pdf

Дело то все в том что моя ПЛИС (xc2s100-tq144 Spartan2) поддерживает такой тип триггеров, и в Foundation 2.1i компилируется без проблем, а вот в Foundation 4.2i ругается, притом я никак не пойму причем здесь Virtex

Привет всем, может быть кто нибудь сталкивался с такой проблемой: В схемном редакторе Foundation 4.2i ставлю FDCP триггер (с асинхронной установкой и сбросом), по умолчанию его начальное состояние - 1, так вот при компиляции проекта выскакивает следующая ошибка: Using target part "2s100tq144-5". ERROR:MapLib:320 - Flop FDCP symbol "$I1" (output signal=Q) has INITSTATE=1 and CLR dominates PRE. Virtex does not support this flop. To convert the flop into a FDPCE where PRE dominates CLR set the environment variable XIL_MAP_FDCPE_I1_TO_FDPCE_I1. Removing unused or disabled logic... моя ПЛИС xc2s100tq144 из семейства Spartan2 так почему же он ругается на Virtex?