alxkon

А после сборки прототипа еще сертификацию на работу устройства in vivo, камера то интероральная.

Я имел ввиду female connector для DATA1-DATA3. Возможно родные male можно выбросить и впаять pin header

А разъёмы для даных Вы нашли?

уже есть Lattice MachXO2-3 и ICE40, вот только не у всех из них есть QFP корпус, что не всегда удобно

А есть где либо описание вашего метода?

Я под линукс попробовал написать свою програму для оживления XDMA (в режиме AXI stream), без драйвера. Доступ к регистрам есть все нормально, но похоже ПЛИС не видит дескрипторов из-за того что они выделены в user space (получается в виртуальной памяти). Наверное нужно все же написать минимальный драйвер что бы разместить дескрипторы и буфера для h2c/c2h трансферов по физическим адрессам? Я знаю что есть драйвер от Ксайлинкса, но нахрапом его оседлать у меня не получилось - чет там очень все сложно написано и все виснет после загрузки. Скажите пожалуйста, Вы писали драйвер сами или доводили до ума ксайлинксовский?

А Вы могли бы привести назваие и автора?

А Вы могли бы поделится информацией как именно Наверное уважаемому AVR было бы интересно и актуально, да и другим...

Тогда есть вариант: Удалить проверку в драйвере или он закрыт производителем ? Не подключал именно к Raspberry, к по этому не знаю насколько сложно

Кросслинк поток однозначно запустит сам, вопрос ожидает ли драйвер на Raspberry какого-либо ответа от камеры по I2C ?! Вы можете посмотреть что там в драйвере или он закрыт?

Cобственно мы взяли Crosslink на вход сенсор с subLVDS, выход CSI-2, есть готовый bridge от Lattice, а так же есть составные компоненты этого bridge. Tак что можно и сенсор с другим интерфейсом использоватъ. Насколько з понимаю для датарейта 900Mbps и ниже , можно взять MachXO3. Сами не решались делать по причинам с которыми Вы столкнулись - верификация

Один из вариантов это взять какой либо одноплатник с CSI-2 с линуксом и пытатся разобратся что приходит битым? А cколько нужно выложить за IP Вы узнавали?

Я имел ввиду что возможно перепутаны каналы, например 8-й с 11-м. Столкнулся с таким у сенсоров Сони IMX178: название data пинов A,B,C,D... не совпадало с номером сериального канала. Хотя по логике data А должно соответствовать lane 0. Из документации было неочевидно сразу. Пришлось перемапить каналы в ПЛИС. В другом случае IMX226 все сделали согласно документации... Не работает, оказалось маппинг пинов сенсора и lanes number та же как и у IMX178

Хорошо бы загнать сенсор в режим теста, если такой режим имеется. И по известному паттерну определить работает ли lvds интерфейс корректно. Горизонтальные полосы могут быть если перепутаны lanes.

Да, там есть конфигурационный флеш ( Instant-on (0.5 ms or less) configuration time ), но это мелкий FPGA, а не CPLD, в отличии от CoolRunner. Можно еще смотреть MachXO2/MachXO3 от Lattice, там тоже есть флеш, цена наверное будет получше

MAX V ведь SRAM based по сути FPGA, просто названа CPLD

Что по Вашему мнению первопричина - тул или сам чип? У Вас был полностью свой HDL или использовались IP от производителя?

Я как раз сегодня заполнил Crosslink на 69% и маппинг выдал кучу ошибок по холдам. Раньше это корректировалось в place&route а теперь не разводится нивкакую :(

Посмотрите это https://www.polarsys.org/ Мне раньше хотелось чего-то типа SysML для улучения качества документации..... Лично мое мнение, в небольшой организации это сродни поиску философского камня, веры в silver bullet и толчению воды в ступе. Где не приходилось работать, отделы разработки 10- 50 человек, были попытки ввести UML, SysML и другие методологии. И везде эпик фейл - "слишком вы далеки от народа". Нет надежной обратной связи, etc. Единственно дельный совет я получил когда-то давно от приятеля: используй отдельные диаграмы UML для визуализации сложных вещей и не пытайся влезть во все эти модели и Энтерпрайз Архитекты, всеравно это ничем не закончится. В нашем районе Вы уже не встретите этих дедушкиных обычаев и обрядов. Может где-нибудь высоко в горах Вы что-нибудь обнаружите для науки. (c)

возможно я не прав, но когда он был только в engineering samples, пришлось запросить лицензию, теперь возможно все изменилось

Diamond бесплатный, косяков не заметил, использую в качестве синтезатора Synplify. По моему лицензию на IP нужно просить отдельно, хоть и бесплатно. Заводится с пол-пинка, нужно правильно посчитать Word Counter параметр для конфигурации. Симулировать можно бесплатным ActiveHDL входящим в состав Diamond

А Block Design Вы не пробовали? А то у меня старый проект сломался после апдейта IP модулей. Попробывал сделать новый простой проект с Microblaze, GPIO и UART Lite, вывлезает куча ошибок. Решил просто окатится назад

Приветствую всех! А есть ли у кого реальная статистика / опыт с SEU? Приятель например жалуется что несколько сотен устройств на Циклонах 3 произвольно и хаотически сбоят показывая SEU ошибку, устройство должно быть всегда включено и часто не перегружается, по нескольку лет. Это происходит не часто но 1-2 раза в год, но это очень нежелательно. Правда звучит как косяк в архитектуре устройства - сбой может произойти и нужно уметь это разруливать, а у них это аварийная ситуация . Уровень над морем не более 20м, не горы, устройство в помещении и в металическом шкафу. Рядом есть силовые установки, вот меня терзают смутные сомнения действительно, ли это от радиации или все же проблемы по питанию. Лично никогда не встречал SEU от радиации, как правило все сбои ПЛИС были следствием результатов разработки схемы, разводки плат, конструкции корпуса или заземления. Но это не значит что их нет.

Cпасибо, прохлопал :) Некоторые проекты с LSE другие Synplify . Наверное нужно выбрать все же Synplify

Приветствую! Судя по документации в Квартусе и Вивадо есть варианты для TCL, а Diamond только чрез ГУИ: https://www.doulos.com/knowhow/fpga/Setting..._for_Synthesis/ Я так понимаю сначала парсит, а потом исправляет определенные константы на нужные для текущего синтеза значения? Спасибо, это один из методов решения.