chapt

А зачем вам трассировка неподключенных пэдов? В настройках фэнаута уберите первую галочку. Ну а если так уж надо, то там точно ругань идет по поводу замыканий а не net antenna? И первое и второе настраивается в правилах с одноименными названиями - short connections, net antenna. А

Из списка исправленных багов: SCH: PCB: Мягко говоря, очень неприятные баги.

Эта галочка помогает существенно упростить импорт, но сильно увеличивает размер модели.

Как уже ответили, наименование цепи отключается, символ нарисован в полном соответствии с ГОСТ. То что вы лепите какое то свое изображение это уже Ваши личные предпочтения.

2.730-73 как раз показано как рисовать транзистор, резистор - 2-728-74. Так по Российскому стандарту нарисована земля в Алтиуме?

по госту видим - по сетке как раз 4 миллиметра и должно быть в ширину, что и представленор в алтиуме.

2.721-74 - как раз в соответствии с ним в алтиуме gost bar соответствует нашим стандартам.

Ваш рисунок вылезает за пределы области, отведенной для проектирования. Откройте рисунок перед импортом в автокаде и введите корректно значение начала координат. Ну и с милсами/миллиметрами определитесь, сейчас вы импортировали в миллсах

В принципе, описание создание компонента в интегрированной библиотеке, описанное Сабуниным, до сих пор актуально. Правда с небольшими правками. Самый актуальный текст с описанием создания компонента на сайте алтиума. На русском, бесплатно, без регистрации. Инструмент Mode позволяет создать альтернативный УГО. Но есть свои ограничения: 1. глобальные координаты для дезигнатора и комментариев, то есть, нельзя поменять положение и настройки дезигнатора и комментариев для каждого из УГО. 2. если компонент состоит из нескольких частей, то пины в альтернативном УГО должны располагаться в той же части что и в основном. (иначе при компиляции будет появляться ошибка).

Спасибо за совет, выключил ускорение в настройках виртуальной машины и все запустилось.

Здравствуйте. Пытаюсь запустить на виртуальной машине (Virtual box, win 10 x64) CST PCB & Packages, появляется такая ошибка. CST 2019 пробовал 2020 - тоже самое. Как это лечится?

Design > Rules. Тут все правила. Почитайте Сабунина, Прановича ну или докуметацию с оф. сайта. Там все подробно описано.

А причем тут схема? Rules > SilkToSolderMaskClearance - это раздел отвечающий за зазор между шелкографией и вскрытием маски. MinimumSolderMaskSliver - правило на минимальный масочный мостик.

Я бы к книгам и курсам порекомендовал бы местный по FAQ алтиуму. Кое где он уже не так актуален, но снимает массу вопросов. оффтоп. тему с ним почему то открепили.

а панель Navigator разве не подходит? Показываются все пины, подключенным к данной цепи, но для нормального использования нужно проводить нумерацию и компиляцию.

В алтиуме есть соответствующее правило, если силк попадает на голую медь, выдается ошибка. Если нужно чтобы правило работало только с падами, создаете его только для падов, а для остальных объектов отключаете.

Устанавливаете Скрипт, вот тема с обсуждением скрипта на этом форуме. С помощью этого скрипта копируете установку компонентов, после через простой копи/паст копируете дорожки и переходные отверстия. Проблемы только с полигонами, их нужно подключать каждый отдельно.

Altium 19, используются только 2 ядра при работе (трассировка, автотрассировка, расстановка компонентов.) Можно ли включить использование большего количества ядер? в меню Advanced ничего подобного не обнаружил.

Жмете ctrl+e выбираете типы объектов, которые надо выделять. В обычном режиме, при выделении мышкой, выделяются выбранные типы объектов на всех слоях. При нажатии shift + s , выделяются объекты, принадлежащие текущему выбранном слою.

Очень интересная тема, как раз посматриваю в сторону скриптов. Может уже кто реализовывал следующую задачу: 1 часто в УГО встречаются пины с одинаковыми именами, которые в схеме нужно соединять (пример тому микроконтроллер или ПЛИС у которпых десяток, другой ножек GND). скрипт прочерчивает электрическиее линии, соединяющие пины с одинаковыми именами. как показано на рисунке.

На моей первой работе (как раз была связана с СВЧ устройствами) подобные ответвления "костылем" называли. Так что возможен и такой вариант - "костыль".

Только перед этим нужно разблокировать primitives (по умолчанию заблокированы). Более правильно было бы произвести изменения в библиотеках, а после уже сделать апдейт на плате.

Имеется в виду алтиум 20-х версий? Я использую алтиум 19.1.8 - проблема еще явно есть.

Столкнулись с подобной проблеммой на больших листах. После перемещения любого объекта идет компиляция и на большом листе длиться довольно долго.

Ну вот такое пожелание одного из разработчиков, им с портянкой вида А2х5 работать удобнее. AD19 (в 17 там же) DXP>Preferences> Schematic>General Convert Cross-Junctions. Я бы наоборот рекомендовал оставить эту опцию, при крестовом соединении вы будете точно уверены в подключении цепей. К тому же, такое соединение по ГОСТу разрешено.