Jump to content

    

lehho

Свой
  • Content Count

    105
  • Joined

  • Last visited

Everything posted by lehho


  1. Подскажите, а допустимо в цепи питания LNA вместо индуктивности поставить ferrite bead, например такой BLM15AG221SN1 (http://search.murata.co.jp/Ceramy/image/img/PDF/ENG/L0110S0100BLM15A_SN.pdf) ?
  2. Ещё момент на который только сейчас обратил внимание. В Application Schematic на SPF5189Z в цепи питания стоит индуктивность у которой SRF меньше рабочей частоты. Например, для рабочей частоты 900 МГц стоит индуктивность 150nH у которой SRF = 680MHz (http://media.digikey.com/pdf/Data%20Sheets/Toko%20PDFs/LL1608-FS.pdf). Всегда полагал, что SFR должна быть выше моей верхней рабочей частоты, разве не так?
  3. Остановлюсь на SPF5189Z, вроде все разъяснили, спасибо. В завершении темы. В качестве антенны планирую использовать отрезок проволоки в четверть длины волны. Например такой: Можете посоветовать марку проволоки для такой антенны?
  4. Ясно, куплю несколько номиналов, посмотрю что получится. А что скажите по поводу замены LNA от Hittate на LNA от RFMD? Может есть ещё какие варианты LNA?
  5. Спасибо за разъяснения. Собственно аттенюатор после фильтра я закладывал чтобы согласовать выход передатчика и вход LNA. Думаю, что его тоже можно выкинуть и играться ёмкостями и индуктивностями. И ещё LNA HMC580ST89 взял из-за наличия в digi-key. У него P1dB min 17.5, что уже не очень. Может есть более интересный вариант? Например, такая замена https://estore.rfmd.com/RFMD_Onlinestore/Pr...189Z.aspx?DC=25 , приемлема?
  6. Спасибо за разъяснения. Собственно аттенюатор после фильтра я закладывал чтобы согласовать выход передатчика и вход LNA. Думаю, что его тоже можно выкинуть и играться ёмкостями и индуктивностями.
  7. Спасибо большое за разъяснение. Ткните пожалуйста носом как рассчитываются номиналы balun. Из документации TI этого не понял, поэтому и взял типовое включение.
  8. Да, точно. Поставлю, спасибо.
  9. Имеется передатчик CC115L. Характеристики сигнала на выходе передатчика: несущая 400-410МГц, GFSK, информационная скорость 2.5кбод, выходная мощность может быть: -30 до +10dBm. Необходимо поднять уровень сигнала до +20dBm. Поступил просто: взял схему типового включения из документации на CC115L (http://www.ti.com/lit/ds/symlink/cc115l.pdf), добавил LNA (http://www.hittite.com/content/documents/data_sheet/hmc580st89.pdf) и между выходом LNA и входом антенны поставил керамический фильтр (http://217.34.103.131/pdfs/LFCN-490.pdf) Что сделано не так? Можно ли упростить схему? Схема электрическая во вложении: SCHEMATIC___1.pdf
  10. Здравствуйте! Может кто поделиться символом SO-DIMM DDR2 Socket и SO-DIMM DDR3 Socket для OrCAD?
  11. В том числе он может и должен использоваться для внутренней логики FPGA. Но всё-таки он основной для работы core. Может быть из него и sysref сформировать, а не ставить два генератора. В inline можно Kintex заказать, да и digi-key Kintex есть. Остальные серии вроде ещё не доступны.
  12. В будущей разработке планирую использовать DDR3 вместе с Kintex-7. Частота работы DDR3 800МГц (1600Mb/s). Соответственно будет использоваться IP DDR3 SDRAM memory interface core. Возник вопрос по рабочим частотам для этой core. Читаю: 7 Series FPGAs Memory Interface Solutions User Guide (UG586) раздел Clocking Architecture (стр. 67) Так понимаю, что для работы необходимо 2 частоты: CLKREF и SYSCK. CLKREF должна быть 200 МГц. А вот каково значение SYSCK для моих требований? Правильно ли я понимаю, что в моём случае она будет 400МГц (значение умножителя M=8 и делителя D=2 для PLL)?
  13. Спасибо замена на integer помогла, предупреждения пропали.
  14. Использую Synplify, язык System Verilog. Конструкция такая: always @(posedge rxclk) begin for (int i = 0; i <= `CHL_NUMBER - 1; i++) begin if ( rxsync_out ) dout_I <= dout_I_r; if ( rxsync_out ) dout_Q <= dout_Q_r; end end Синтезатор выдаёт предупреждение: @W:CL169 : AFE8406_SOI_tmp.v(51) | Pruning Register i[31:0] Что-то не нравиться в i. Как правильно написать? Да, в итоге всё синтезируется как задумано.
  15. За всё 3500 руб. С пересылками связываться не буду.
  16. FPGA Xilinx

    Продам: XC3S100E-4TQ144I - 20 шт. XC5VLX220-1FFG1760C - 3 шт (упаковка не вскрыта). XC5VSX35T-1FFG665C - 6 шт (упаковка не вскрыта). Покупалось в inline Место Москва. Цена договорная.
  17. Продам XC3S100E-4TQ144I - 20 шт. Покупалось в inline Место Москва. Цена договорная.
  18. Вот как оказывается. Попробую так и сделать, а то откатываться на SP1 не хотелось. Спасибо!
  19. Нужна библиотека IGLOO для Active-HDL 8.2 SP3. На сайте Aldec можно скачать только для SP1, но она на SP3 не ставиться. Может кто поделится библиотекой IGLOO из папки vlib. Или подскажите как можно поставить библиотеку под SP3.
  20. Интересно, а можно настроить redmine, так чтобы по истечении даты выполнения поставленной задачи на соответствующий e-mail приходило уведомление?
  21. Что Вы, действительно спасибо за рекомендации. Пожалуй придётся ими воспользоваться. Нужно изготовить шлейфов несколько сотен штук вот и заморочился с оптимизацией трудозатрат.
  22. Спасибо, за рекомендации по улучшению производительности. Но очень интересна технология производства шлейфов в промышленных объёмах. Сомнительно, что для массовой продукции используют кримпер и тиски.
  23. Интересно, а шлейфы для компьютеров китайцы как обжимают? Никто не видел? Чем ещё плох кримпер типа такого , что приходится много времени тратить на позиционирование шлейфа в разъёме. Может есть какие поудобнее в этом отношении устройства?
  24. Не подскажите есть ли в природе такое устройства для обжима плоского кабеля (шлейфа для IDC разъёма) с помощью которого можно: 1) отмерить нужную длину шлейфа, 2) отрезать, 3) обжать разъём. Сейчас делаем так: 1) отмеряем необходимую длину шлейф по линейке, 2) Отрезаем ножницами необходимый кусок, 3) Обжимаем кримпером из "Чипа и Дипа". Хотелось бы устройство с помощью которого можно делать сразу три операции. Есть ли такое или фантастика?