Перейти к содержанию

    

des00

Модераторы
 Профиль  Обзор контента

  • Публикаций

    7 324

  • Зарегистрирован

  • Посещение

Весь контент des00

  1. ModelSim помогает Quartus. Не всегда...

    des00 ответил Мур в теме Работаем с ПЛИС, области применения, выбор

    весь код не смотрел, только pkg глянул) Вот в VHDL меня это место раздрожало, каждый разработчик делает свою либу, со своми названиями, пихает в разные места, а потом попробуй собери и запусти без него))) есть work по умолчанию и не надо выделываться что и куда) ну это ИМХО конечно Я изучал в туториале на симулятор, в том месте где описывается Project base подход (через гуй) и non-project (с коммандной строки). А сами команды в хелпе есть, с подробным описанием и примерами

  2. ModelSim помогает Quartus. Не всегда...

    des00 ответил Мур в теме Работаем с ПЛИС, области применения, выбор

    Ну тогда руками, через гуй создать рабочую библиотеку с другим именем, в нее скомпилировать файлы и запустить моделирование. Ну либо руками через vlib/vcom/vsim

  3. ModelSim помогает Quartus. Не всегда...

    des00 ответил Мур в теме Работаем с ПЛИС, области применения, выбор

    1. в do файле сборки вот такое делали? vlib yahamm vcom -work yaham bla-bla-bla 2. Конфигурируемый декодер хэминга я в своей ветке выкладывал ;)

  4. Передать структуру из компонентка VHDL в verilog или system_verilog

    des00 ответил gosha в теме Языки проектирования на ПЛИС (FPGA)

    совместимость есть на уровне кривого преобразования std_logic в wire/reg/logic/bit (кривое, потому что у std_logic 9 значений, а тут 4/4/4/2). user defined типы (кроме упакованных структур, которые переводятся в битовые вектора) в ручную. можно через функции, но в ручную.

  5. Передать структуру из компонентка VHDL в verilog или system_verilog

    des00 ответил gosha в теме Языки проектирования на ПЛИС (FPGA)

    да

  6. Повышение скорости компиляции Quartus

    des00 ответил JustaK в теме Среды разработки - обсуждаем САПРы

    У меня дома, дохлый лёгкий бук, а для работы удаленка до мощного рабочего компа.

  7. Verilog + modelsim. Несколько драйверов у сигнала

    des00 ответил Flip-fl0p в теме Языки проектирования на ПЛИС (FPGA)

    вы бы это, стандарт бы прочитали, что ли) читается за пару дней, с кружкой чая как художественная литература. Тогда бы не было подобных вопросов: wire vs logic, always vs always_ff/always_latch/always_comb Изучать методом научного тыка, оно похвально, у вас есть время, силы и желание на исследования. Но куда проще, сразу узнать причину, прочитав стандарт) ЗЫ. Обьем стандарта пугать не должен, т.к. там много кода в примерах. И качество подачи материала в стандрате SV-2007 (~1500 станиц) на голову выше чем в том же VHDL 93(~200 страниц). Читается легко) ЗЗЫ. Более того. В шапке подфорума форума, есть перевод стандарта на русский. Спасибо за это активным энтузиастам форума, они молодцы

  8. На плате DE5a-Net Arria 10 перестал управляться вентилятор охлаждения

    des00 ответил novartis в теме Работаем с ПЛИС, области применения, выбор

    осцилом тыкнуться и посмотреть. нет осцила - мультиметром уровень глянуть. Если там шим, то средний уровень будет то что вам нужно. ЗЫ. Вопрос не для этого подфорума, если что.

  9. есть ли в Альтере (Cyc V) IP типа ALTLVDS_RX с возможностью менять задержку данных

    des00 ответил yes в теме Работаем с ПЛИС, области применения, выбор

    ALTIOBUF + enable dynamic delay chain ?

  10. Вопрос по амплитудному детектору

    des00 ответил _sda в теме Алгоритмы ЦОС (DSP)

    возможно у нас с вами разные задачи. я бы подал на вход пару синусиоид и смотрел на спектре что там и куда)

  11. Внешнее тактирование xilinx zcu102

    des00 ответил Yaroslav в теме Работаем с ПЛИС, области применения, выбор

    для смены тактового домена и обработки отчетов АЦП в режиме не on-line (по стробам например на более высокой тактовой), ресамплеры действительно не нужны

  12. Вопрос по амплитудному детектору

    des00 ответил _sda в теме Алгоритмы ЦОС (DSP)

    Если говорить про несушку, то ЕМНИП, когда я делал, подавление изменялось порядка 10-12 дб по спектру

  13. Вопрос по амплитудному детектору

    des00 ответил _sda в теме Алгоритмы ЦОС (DSP)

    у меня нет ответа в таком формате) подавление пролаза несущей, подобным корректором, у меня порядка 40дб, что для моих приложений достаточно. Как это перевести в ваши попугаи я не знаю

  14. Вопрос по амплитудному детектору

    des00 ответил _sda в теме Алгоритмы ЦОС (DSP)

    Незнаю как у вас, я использую интеграторы на IIR CIC фильтре, там взвешеная сумма каждый отсчет, поэтому ИМХО нельзя так однозначно сказать)

  15. Вопрос по амплитудному детектору

    des00 ответил _sda в теме Алгоритмы ЦОС (DSP)

    Вы упоминули что интегрируете данные и вычитаете измереную постоянку из сигнала. Вот этот интегратор у вас как реализован? Должен быть с увеличением разрядности. Потом, когда вы будете брать постоянный уровень для вычитания, его нужно брать не как floor, а как нормальный round = floor(x+0.5). естественно с учетом фиксированной точки в интеграторе

  16. Вопрос по амплитудному детектору

    des00 ответил _sda в теме Алгоритмы ЦОС (DSP)

    Хмм, ну ведь у вас радиоимпульс. Он же короткий и там нет ничего особо в НЧ области. Если comb фильтр слишком заваливает, то любой другой ФВЧ можно попробовать.Не совсем понял что значит comb после модуля, если по сигналу модуля вы проходите comb фильтром, то это бесмысслено. Постоянка села на сигнал как ВЧ компонента и comb к ней, как мертвому припарка. Про полосу понял, но разрядность на выходе нарастили и на этой разрядности и в этом месте подавили постоянку? (если смесителей по пути нет, то можно и так делать). Про округление вы не ответили)) Постоянка на квадратурном АЦП выглядит как пролаз несущей. У вас есть измерения подавления пролаза несущей? На сколько давит ваш компенсатор?

  17. Удаленная загрузка прошивок ПЛИС

    des00 ответил PowerC™ в теме Работаем с ПЛИС, области применения, выбор

    Вы сделали мой день))) А по сабжу, у зайлинкса есть xapp1081-quickboot-remote-update.pdf вроде как заточен под устранение проблем с удаленной прошивкой, через любой интерфейс) Может у альтеры есть что подобное

  18. Вопрос по амплитудному детектору

    des00 ответил _sda в теме Алгоритмы ЦОС (DSP)

    отфильтрована нужная полоса, с учетом эффективной разрядности, сделано честное округление? Ну и в вашем случае, радиосигнала, comb фильтр поставить или парочку не пойдет?

  19. verilog, проверка кратности числа на sv

    des00 ответил new123 в теме Работаем с ПЛИС, области применения, выбор

    Всё так, но применение "заменять его на умножение на 1/x где 1/x вычисляется заранее" к счетчику по модулю тоже имеет сильно опосредованное отношение)

  20. verilog, проверка кратности числа на sv

    des00 ответил new123 в теме Работаем с ПЛИС, области применения, выбор

    это будет не точно. можно просто реализовать делитель на логике) конвейризированный

  21. Вопрос по ЦАП AD9739

    des00 ответил fertna18 в теме Работаем с ПЛИС, области применения, выбор

    Исправлено. Модератор

  22. Vivado: no match pins/cells/nets issues

    des00 ответил dxp в теме Среды разработки - обсуждаем САПРы

    у синтеза и имплеметации раздельные окна логов. Ну и там написано что он делает)

  23. Virtex-7 пересечение регистров через клок-домены

    des00 ответил AVR в теме Работаем с ПЛИС, области применения, выбор

    ну а как иначе) требования синхронной передачи, со всеми вытекающими)

  24. FEC на ПЛИС

    des00 опубликовал тема в Языки проектирования на ПЛИС (FPGA)

    сделал отдельную тему для проекта с началом здесь сообщения из кросс тем переместил. продолжаем пиарить красоту SV. итак новый релиз проекта БЧХ : 1. переписана работа с математикой в полях галуа. Теперь ква собирает декодер много быстрее, почти не задумываясь и не требует кучу памяти %) 2. переписан статически конфигурируемый БЧХ кодер/декодер, удалены лишние модули, ясность выше код чище 3. добавлен статический конфигурируемый RS кодер/декодер, стиль унифицирован с БЧХ кодером. Внимание : в сорцах есть реализация BM алгоритма, требующая на декодирование всего check тактов (!!! именно тактов а не шагов). 4. модифицированы random constraints тестбенчи, ясность выше, код чище. 5. Все как и прежде, не требует каких либо генераторов, скриптов и т.д. Вычисляется и синтезируется по месту. Расчет генераторного полинома БЧХ по прежнему не сделан %( Динамически конфигурируемые кодеры/декодеры выкладывать не буду, это уж как нить сами ;) UPD. Естественно осталась возможность использовать несколько инстансов кодеров с разными параметрами в одном проекте %) bch_rs_release_19062011.zip

  25. FEC на ПЛИС

    des00 ответил des00 в теме Языки проектирования на ПЛИС (FPGA)

    разгребал винт, наткнулся на старые разработки. 4-D 8PSK TCM энекодер из зеленой книги CCSDS 413.0-G-2. Декодер не стал делать, увлекся турбокодами. Надо найти время доделать) tcm4d8psk_enc_release11122018.zip