Jump to content

    

Crowbar

Свой
  • Content Count

    180
  • Joined

  • Last visited

Everything posted by Crowbar


  1. Добрый день! В настройках DRC включены опции drc-121: Internal Checks, Flat Cheks. Версия DxDesigner EE7.9.4. Для обычных связей DRC работает без ошибок при использовании Internal и Flat групп LINK. Проблема при использовании шин BUS: как правильно задать связь между двумя одинаковыми шинами на разных листах (LINK из Flat группы не работает, вылезает ошибка "Missing internal connection symbols on net"), чтобы DRC не ругался при Flat проверках ?
  2. TVS'ы защищают аналоговые входы. Выбраны с малыми токами утечки. Стоят они в основном для защиты от статики (пиковая мощность 230W, 5А в пике при открытии).
  3. При условии обязательной привязки потенциала защитного заземления к земле платы вне прибора (например в источнике питания). Таким образом, делать отдельные слои , компланарные GND с набегающей емкостью, для прохождения токов срабатывания защитных элементов нет смысла
  4. Согласен, это самое верное решение, но в силу конструктивных особенностей неприменимо.
  5. Подскажите пожалуйста, как правильно поступить. В текущем варианте ПП есть два внутренних свободных слоя, заключенных между слоями локальной земли платы (назовем ее GND). GND распределена по всей площади и места по периметру платы под ободок корпусной земли (назовем ее CHASSIS) нет. С одной стороны ПП расположены разъемы, на линях которых установлены TVS диоды. С другой стороны платы точка подключения внешнего заземления. Вопрос по подключению TVS, как лучше: 1) Подключить TVS непосредственно к GND, а свободные два слоя исключить из стека ПП/залить дополнительно полигоном GND. 2) Подключить TVS к двум внутренним слоям, которые отвести под CHASSIS. CHASSIS расположить по всей площади ПП и подключить к точке внешнего заземления (там же, где и GND заведено на заземление)
  6. ПЛИС на плате нет. AN-1729 я смотрел, раздел про rate adjustment вопросов не вызывает: все согласно функционалу и регистрам, описанным в основном datasheet'е. А вот раздел про phase Alignment вызывает вопросы. Так например, описанный алгоритм если посмотреть внимательно двигает не фазу CLK_OUT а сам PTP Clock т.е. получается не CLK_OUT двигается к нужным значениям счетчика, а сам счетчик к CLK_OUT. Поэтому если на стороне мастера мы привяжем счетчик к источнику точного времени, то описанный алгоритм никоим образом сам CLK_OUT к нужным отсчетам (PPS например) источника точного времени не подвинет, более того, он еще и сами PTP часы сместит, что скажется на всех ведомых устройствах в сети. Еще раз повторюсь: пока я вижу, что механизм step adjustment работает только со счетчиком (что самое интересное datasheet на DP83640 тоже только про этот функционал говорит). Я пробовал на плате делать step adjust на значения до 200нс - CLK_OUT при этом не сдвигался.
  7. Дело в том, что готового формирователя PPS импульсов в DP83640 нет, есть более интересный механизм: триггеры, по которым относительно PTP Clock (счетчик) можно различные импульсы генерировать (в том числе и PPS) c дискретностью в 8ns. Как раз запасной вариант у меня частоту с триггера и выводить, а далее ее через ФАПЧ умножить и почистить. Пока хочется разобраться как разработчики данной мс смогли двигать фазу CLK_OUT относительно счетчика и добились результатов, приведенных на стр.8 в AN-1730 DP83640 Synchronous Ethernet Mode: Achieving Sub-Nanosecond Accuracy in PTP Applications, а также как на видео, начиная с 3:30: http://www.youtube.com/watch?v=6vyr7dFU_O4
  8. Начали работать с физикой DP83640, которая помимо встроенного механизма синхронизации часов согласно IEEE1588 PTP имеет возможность синтезировать частоту CLK_OUT. Помимо того, что CLK_OUT с помощью механизма rate adjustment следует частоте PTP ядра (счетчик, они же часы PTP Clock), заявлено, что CLK_OUT можно сфазировать относительно PTP часов. С первого взгляда документация на этот чип богатая, но при полном прочтении возникает больше вопросов чем понимания. В частности пока не понятно как устроен механизм фазировки CLK_OUT относительно локальных часов. Может кто работал с этой физикой и реализовывал механизм подстройки CLK_OUT по фазе относительно PTP часов и подскажет, правильны ли следующие утверждения: 1) Прямого механизма двигать CLK_OUT по фазе нет, и единственная возможность приблизить фронт CLK_OUT к нужным значениям счетчика PTP Clock это "двигать" сам счетчик с использованием механизма step adjustment (сомнительный подход, но другого пока не видно) 2) Точность фазирования будет +-8ns так как счетчик работает на частоте 125 МГц, а step adjustment это просто увеличение/уменьшение значения счетчика на заданную величину 3) Механизм step adjustment не влияет на фазу CLK_OUT при любых значениях задаваемого шага
  9. Для применения в геофизике (МТ, АМТ), виброакустике (авиастроение) на данном этапе _basile, да, манов и здравого смысла хватает, чтобы покрыть большинство задач, и даже библиотечный подход не в счет, требование сугубо для того, чтобы сузить диапазон требуемых архитектур. По поводу ПО: есть наработки в этих IDE. TCP/IP серверы разные бывают, опять же поверхностно пример TELNET сервера для STM32f2 за несколько дней превращается в базовый сервер с машиной состояний, вопрос скорее в другой плоскости: на сколько хорошо человек понимает инструмент который применяет (в данном случае lwip).
  10. Система работает с заменяемыми модулями ввода аналоговых или цифровых данных (многоканально). Например, для работы с вибродатчиками, микрофонами, магнитными и электрическими датчиками и т.д.
  11. Требуется программист встраиваемых систем для работы в небольшом коллективе инженеров над задачами построения специализированных систем сбора данных. Чтобы не вводить в заблуждение: проект переводится на формальные рельсы с работой в офисе, систему предполагается довести до рабочего образца за год. Основные требования: 1. Знание архитектуры ARM 2. Работа в IAR на языке С (возможны варианты использования других IDE) 3. Опыт использования и наличие завершенных проектов на базе STM32F2, STM32F4, приветствуются микроконтроллеры последних серий LPC 4. Опыт работы с интерфейсами I2C, UART, SPI, USB, SDIO, Ethernet (MII/RMII) 5. Опыт применения TCP/IP стеков (lwip), файловых систем (FAT32), приветствуется опыт применения ОС реального времени (FreeRTOS) 6. Опыт разработки ПО под Windows (QT C++, VS C#, LabVIEW) 7. Знания в области аналого-цифровой схемотехники 8. Базовые знания в области ЦОС 9. Системный поход к программированию (использование систем контроля версий, умение читать и править чужой код, модульное программирование) 10. Технический английский (уверенное чтение документации, статей, переписка с зарубежными партнерами) Опыт и/или стремление к обучению в перспективе: Xilinx Kintex, Artix; Xilinx Zynq-7000 (соответственно Cortex-A9 c Linux и работа с ПЛИС продукции Xilinx в среде ISE или Vivado) Условия труда: Москва, полный рабочий день в офисе, з/п от 50 000 р. оговаривается по результатам собеседования Контакты: goldcrowbar (Sобака) l i s t . r u
  12. Подключение к осциллографу как на рисунке
  13. Столкнулся с проблемой отвода помех, проникающих во вторичку через паразитную межвитковую емкость у преобразователя DCP020515DU. Редуцированная схема с осциллограммой шумов по выходу VOT- в начальной конфигурации в вариантах 0. Так же рассмотрел два варианта с шунтирующей емкостью между землями (варианты 1 и 2). Рекомендуемый в некоторых источниках вариант 1 не дал желаемого результата. Вопрос: в чем может быть проблема с вариантом 1: возможно стоит добавить Y-конденсаторы между дросселем и DC-DC, тогда на что их заводить (преобразователь находится на плате расширения и доступ к заземлению только через материнскую плату, на которой оно прокинуто ободком по периметру и соединяется с корпусом вдали от платы расширения)? Вариант 2 дает хороший результат, но тогда смысл использования дросселя падает (в плане ЭМС и помех отдаваемых в первичку)?
  14. Кстати, вот еще вопрос: какое напряжение питание у ИУ и какое усиление, плюс уровень синфазного напряжения на входе?
  15. В материнских платах корпус и сигнальные земли объединятся напрямую если мне не изменяет память, но опять же отвод для подсоединения к заземлению берется именно с корпуса. В моем случае получается два варианта: 1) Я подключаю корпус устройства на цифровую землю. Очевидно, что это подключение придется делать вблизи питающего разъема (в точке подключения заземляющего полигона одноплатного компьютера). GPS модуль находится далеко от стенки корпуса: панельный sma разъем подключается через коаксиал: имеем вторую точку сочленения корпуса и цифровой земли через GPS модуль- это нормально с точки зрения целостности сигнала с GPS антенны? 2) Я подключаю корпус устройства к заземляющему полигону одноплатного компьютера (т.е. корпус гальванически отвязан от цифровой земли). В данном случае будет ошибкой прямое подключение sma на корпус. Как поступать в этом случае: использовать изолирующие втулки или развязать антенну через RF-трансформатор, что кажется сомнительным?
  16. Коллеги, столкнулся со следующей проблемой. Имеется устройство, представляющее собой связку: одноплатный компьютер + GPS модуль. У одноплатного компьютера заземление (на которое посажены корпуса разъемов Ethernet и USB) соединяется с цифровой землей посредством конденсатора вблизи разъема питания. GPS модуль висит на цифровой земле и его антенный вход никоим образом не развязан. Система помещается в металлический корпус. Возникает вопрос: как в данном случае организовать подключение sma-разъема (для GPS антенны) на корпус? Без gps-опции и, соответственно, sma разъема корпус прибора соединялся с полигоном заземления одноплатного компьютера, поэтому просто поставить sma на корпус: значит замкнуть цифровую землю и заземление через GPS модуль. Как в данном случае поступать?
  17. Слона то я и не приметил Да, вынос делителя на счетчике за петлю улучшит показатель фазовых шумов, добавив при этом небольшую задержку по фазе (кстати, на сколько она скачет от чипа к чипу на базе высокоскоростных CMOS при прочих равных, в дш приводятся только типовые и макс. значения). Получается основная запарка из-за который портиться джиттер заключается все в той же зоне 1/f. Придется найти баланс между сужением полосы, настройке тока в чарж пампе и быстродействием фапч.
  18. Я так понял частотный делитель лучше полностью внести внутрь петли? Обязательна ли развязка по переменному току входа RFinA? И какова ширина полосы пассивного фильтра в Ваших расчетах ADIsim?
  19. На плату подаются стабильные 10 Мгц, мне нужно получить из них сфазированные 1.024 МГц с сохранением стабильности по частоте и достаточно малым джиттером (до 5пс) для тактирования АЦП. Я хочу применить для решения данной задачи ADF4002 в конфигурации, приведенной на картинке (без емкостей по питанию). Буду использовать кварцевый гун (подстройка в узком диапазоне +-5ppm) частотой 16.384 МГц с последующим делением на 16. Раньше с системами синтеза частоты особого дела не имел, поэтому подозреваю что мог упустить что-то из виду, поэтому вопросы к бывалым: 1) Актуален ли такой подход? 2) Может имеет смысл весь частотный делитель внести внутрь петли или наоборот вынести из нее? 2) Стоит ли заморачиваться с согласованием линии между входом RFin? Видел несколько схем с применением adf4002- там просто копировалась т-образная цепочка и развязка входа один в один как в даташите на стр.13 3) Что источник 10 МГц, что выходы счетчика и даже генератор обеспечивают должные времена нарастания фронтов- нужно ли ставить доп. формирователи? ADF4002.pdf
  20. Добрый вечер. Предполагается создание беспроводной сети датчиков (не более 5-6). Датчики непрерывно шлют данные со скоростью не более 300кбит/с. Главная задача- синхронный старт сбора информации (с точностью в десятки микросекунд). Что посоветуете? смотрел в сторону Bluetooth модулей, но читая зарубежную литературу пока не до конца осознал как организовать синхронный старт. Глобально модуль должен выполнять функции "моста" uart - BT или WiFi.
  21. Проблема именно в трудоемкости: склеить полоски, толщиной в 0.015 мм до получение стержня диаметром, допустим 1 см. По ссылке, которую я приводил ранее есть раздел powerforms, где можно заказать готовый стержень из спрессованных полосок. Можно еще попробовать сделать стержень нецельным: т.е наклеить в несколько слоев тот самый прокат на нейтральное основание. Этот вариант я не испытывал.