Делал ремап SPI1 на STM32F1 (плата Discovery). Работает мастером, только выход (вход не тестил из за ненадобностю -> LCD)
Инициализация:
void SPI1Config(void)
{
RCC->APB2ENR |= RCC_APB2ENR_SPI1EN; // SPI1 clock enable
SPI1->CR1 &= ~SPI_CR1_SPE; // SPI1 disable
SPI1->CR1 &= ~SPI_CR1_BIDIMODE; // 2-line unidirectional data mode selected
SPI1->CR1 |= SPI_CR1_BIDIOE; // Output enable (transmit and receive mode)
SPI1->CR1 &= ~SPI_CR1_DFF; // data frame format = 8bit
SPI1->CR1 &= ~SPI_CR1_LSBFIRST; // MSB transmitted first
SPI1->CR1 &= ~SPI_CR1_RXONLY; // Output enable (transmit and receive mode)
SPI1->CR1 &= ~SPI_CR1_SSM; // NSS signal is driven low when the master starts the communication
SPI1->CR1 |= SPI_CR1_MSTR; // configure as master
SPI1->CR1 |= (SPI_CR1_BR_1+SPI_CR1_BR_0); // Set Baud rate control to PClc/16 (24Mhz/8 = 750kHz)
SPI1->CR1 |= SPI_CR1_CPOL; // CPOL = 1 (Figure 239. Data clock timing diagram) see p.660 in RM
SPI1->CR1 |= SPI_CR1_CPHA; // CPHA = 1
SPI1->CR2 |= SPI_CR2_SSOE; // Enable NSS output for master mode
SPI1->CR1 |= SPI_CR1_SPE; // SPI1 enable
}
Clock & Remap:
RCC->APB2ENR |= RCC_APB2ENR_AFIOEN; // Enable Clock to alternate function GPIO.
AFIO->MAPR |= AFIO_MAPR_SWJ_CFG_JTAGDISABLE; // JTAG-DP Disabled and SW-DP Enabled
AFIO->MAPR |= AFIO_MAPR_SPI1_REMAP; // Remap SPI1 pins (using JTAG pins)
Надо MOSI & SCK настроить в "alternate function mode", MISO как "Input"
(У меня GPIO настраиваются макросами трудно выдрать из кода, если надо постараюсь сделать)
