Перейти к содержанию

    

Dec_NN

Свой
  • Публикаций

    74
  • Зарегистрирован

  • Посещение

Весь контент Dec_NN


  1. Сигнал FAS для E3 (g.753)

    Добрый день! Производится разработка устройства с портом E3. Структура кадра делается согласно ITU-T G.753. В данной рекомендации 12-битное значение сигнала выравнивания кадра FAS = 111110100000. В тоже время в описании на советскую систему ИКМ-480, которая работает на основе данной рекомендации ITU-T G.753, FAS имеет другое значение, FAS = 111101000000. Можно конечно предположить, что ИКМ-480 имеет не полное соответствие рекомендации G.753, но есть еще такой момент. Имеем тестер российского производства ТИС-Е1 Е2 Е3 который умеет выдавать и анализировать поток Е3. Если в настройках тестера установить формат кадра G.753, то на выходе получаем синхрослово 111101000000, т.е. точно такое же как в ИКМ-480, но при этом не соответствующее заявленному стандарту. И вот где искать правду? Какое значение FAS использовать? Что то я запутался.
  2. Добрый день. Не знаю в какой раздел написать, поэтому спрошу здесь. Существуют ли какие нибудь требования к наименованиям стандартных разъемов на корпусе прибора? Или это не регламентировано и можно делать как фантазия подскажет? К примеру разъем низковольтного питания на корпусе прибора можно обозначить "Питание", либо "Питание =12 В", либо "U = 12В". Вот есть ли какой то ГОСТ который определяет, что именно так и не иначе?
  3. Добрый день. Решил освоить Active-HDL. Версия 10.1. И почему то не выходит получить результаты моделирования при задании входных воздействий с помощью testbench на VHDL. В окне waveform нет результирующих выходных сигналов, точнее они неизвестны. Вот если задать сигналы на входы встроенными стимуляторами, то все ок, сигналы на выходах вижу, а с тестбенчем нет. Вот например простой код трехвходового "И": Кодlibrary IEEE; use IEEE.STD_LOGIC_1164.all; entity test_and is      port(          X1 : in STD_LOGIC;          X2 : in STD_LOGIC;          X3 : in STD_LOGIC;          Y : out STD_LOGIC          ); end test_and; architecture test_and of test_and is begin Y <= X1 and X2 and X3;          end test_and; Вот листинг testbench: Кодlibrary ieee; use ieee.std_logic_1164.all; entity test_and_tb is end test_and_tb; architecture TB_ARCHITECTURE of test_and_tb is     component test_and     port(         X1 : in STD_LOGIC;         X2 : in STD_LOGIC;         X3 : in STD_LOGIC;         Y : out STD_LOGIC );     end component;     signal X1 : STD_LOGIC;     signal X2 : STD_LOGIC;     signal X3 : STD_LOGIC;     signal Y : STD_LOGIC; begin     UUT : test_and     port map(                 X1 => X1,                 X2 => X2,                 X3 => X3,                 Y => Y               ); process begin     for i in 0 to 10 loop         X1 <= '0'; wait for 50 ns;         X1 <= '1'; wait for 50 ns;     end loop; end process;         process begin     for i in 0 to 10 loop         X2 <= '0'; wait for 120 ns;         X2 <= '1'; wait for 120 ns;     end loop; end process;                   process begin     for i in 0 to 10 loop         X3 <= '0'; wait for 310 ns;         X3 <= '1'; wait for 310 ns;     end loop; end process;         end TB_ARCHITECTURE; configuration TESTBENCH_FOR_test_and of test_and_tb is     for TB_ARCHITECTURE         for UUT : test_and             use entity work.test_and(test_and);         end for;     end for; end TESTBENCH_FOR_test_and; На картинке результат моделирования, значение выхода Y не определено.
  4. Добрый день! Пытаюсь реализовать на ПЛИС асинхронный мультиплексор/демультиплексор потока Е2. На стороне демультиплексора, распределитель записи раскидывает потоки Е1 из принятого Е2 на четыре буфера из которых нужно вычитывать данные клоком 2048 с подстройкой к темпу приходящих данных. Делаю все согласно G.745. Так вот получается, что запись в буфера со стороны принятого Е2 идет рваным темпом, т.к. имеются пропуски на временных интервалах служебных символов потока Е2 и команд согласования скоростей. Как в таком случае по науке делают подстройку ФАПЧ? Ведь стандартная схема с фазовым детектором работать не будет. По крайней мере мне так кажется. Так вот я решил следить за приходящим темпом по разнице указателей чтения и записи в буфер. Если УЧ приближается к УЗ, то снижаем скорость клока чтения 2048, если удаляется то наоборот поднимаем. Насколько такой подход имеет право на жизнь? И еще сопутствующий вопрос. Можно ли в качестве ГУНа для подстройки частоты применить синтезатор на основе DDS? Что то типа AD9838. Почему то нигде не встречал описание такого решения, а вроде как оно видится достаточно работоспособным, ведь такие синтезаторы перестраиваются с малым шагом, без скачков фазы. Можно было бы плавно крутить частоту при удалении и приближении указаелей в буфере. Если кто работает в данной теме направьте на путь истинный. Спасибо.
  5. Цитата(Shamil @ Jun 14 2016, 15:57) А куда потом поступают Ваши потоки Е1 ? Если Вы их подаете на микросхему LIU типа DS21448 (или подобную), то все проблемы с подавлением дрожаний клока Е1 решает эта микросхема. Ну да, поток далее идет на LIU Е1. У меня Exar-овские с джиттеродавкой, но я что то сомневаюсь, что она справится с таким сигналом. Надо подумать, попробовать. Цитата(Shamil @ Jun 14 2016, 15:57) Применить то можно, а нужен ли настолько уж чистый тактовый сигнал, мы обходились DDS реализованном в ПЛИС на частоте 65,536 МГц. Мне нехватеат знаний, чтобы реализовать DDS в ПЛИС. Я пробовал подстраивать частоту клоком 2048x64. Делал счетчики с делением на 63 и 65, но получается слишком большой шаг подстройки.
  6. Понятно. Вообщем нужно попробовать 9.1 поставить. Спасибо.
  7. Добрый день! Разобрался с инициализацией SD карты по SPI. Попробовал писать, читать данные. Теперь компьютер не вилит карту ни через один кард ридер. Видимо я сбил в ней какие то сектора или что то там еще. При этом карта рабочая, т.к. на микроконтроллере проходит и инициализация и чтение/запись. Подскажите, можно ли как то вернуть карту к такому состоянию, чтобы ее увидел ПК? ----------------- Как только задал вопрос, сам сразу и разобрался Скачал с сайта www.sdcard.org утилиту SDformatter. Она увидела карту и отформатировала ее.
  8. Фреймеры Е1 ф.Maxim

    А что Maxim прекратил выпуск решений по E1 или продали тему кому то? На сайте все исчезло, а по всем чипам выдает "No longer available".
  9. Не работает JTAGICE3 под win8.1

    Тут проблема в том что драйвер в принципе не ставится. В процессе установки выдает сообщение о том что несовместимое 16-битное приложение PnPutil.exe не может быть выполнено на 64-битной системе. В итоге все файлы распаковываются но не прописываются в систему. Вот почему это происходит - это непонятно. У винды 8.1 есть свой PnPutil.exe, но установщик почему то видимо пытается использовать файл встроенный в USB driver package. Все это странно, т.к. для этого набора драйверов у атмела указана поддержка win81.x64.
  10. Не работает JTAGICE3 под win8.1

    Добрый день. На новом ПК с win8.1 установил последнию версию AtmelStudio 6.2 SP1. Но при этом не устанавливаются драйверы USB, в результате JTAGICE3 не виден. Кто нибудь сталкивался с таким? Как можно решить данную проблему? И еще вопрос. Если кто то работает под win8.1 то какие дебаггеры используете? Спасибо.
  11. Фреймеры Е1 ф.Maxim

    Это не совсем то. Да и новость от 2012 года. А вот разнообразные фреймеры и LIU у них еще месяца 2 назад на сайте наблюдались в большом разнообразии. А тут сунулись нет ничего.
  12. Вообщем, у дядюшки Мао (HSM) удалось найти нечто похожее. Серия C7510 вроде именно то, что надо. Но похоже здесь проблема в доставаемости такого разъема. Серия С3504 - без пазов, но с широким корпусом. Тоже должно подойти. Этот разъем на 10 пинов есть на складах российских поставщиков. Вот изображения из каталога HSM
  13. На переходниках для программатора JTAGICE3 ф.Altera стоит 10-контактная (2x5) вилка. Шаг между ногами и рядами 1.27мм. Также есть боковые пазы для более широкой розетки. Никак не могу найти, что это за разъем. Вроде какой то IDC, но в каталогах похожего нет.
  14. Вопрос по структуре hex файла

    Пишу bootloader для xmega - заливка hex файла в контроллер посредством usart. Собственно уже написал и даже работает. Все hex файлы прошивок на которых произвожу проверку работоспособности имеют структуру в которой адреса расположены последовательно, т.е. нулевая страница, затем первая, и т.д. Собственно под это заточен мой бутлоадер. При этом задался вопросом - а не может ли после компиляции очередной программы сгенерироваться hex файл c разбросом страниц? Т.е. например такой файл в котором сначала идет часть адресов нулевой страницы, затем первая страница, вторая, а потом скажем еще часть адресов нулевой страницы. В этом случае по моему алгоритму бутлоадера первоначальные адреса для нулевой страницы я потеряю. Подскажите могут формироваться такие hex файлы или мои опасения напрасны и адресация в файлах прошивок (скажем сгенераированных winavr) всегда идет последовательно?
  15. Вопрос по структуре hex файла

    Цитата(alag57 @ Mar 15 2013, 18:53) Вот, посмотрите. Мега162. Во второй строке - адрес устройства. Надо убрать расширение rar. Так в этом файле я никакого "криминала" не вижу. Все в порядке. Вот если вторую и третью строки переставить местами, тогда да - уже проблема.
  16. Вопрос по структуре hex файла

    Цитата(ARV @ Mar 15 2013, 09:18) не встречал хексов с беспорядочным размещением блоков данных (хотя это допускается его структурой и "стандартом"), но сплошь и рядом бывают хексы, когда в них имеются "дыры", т.е. участки адресов, для которых данные не определены. У меня собственно откуда все эти подозрения возникли. Я такие хексы видел для 51-го контроллера. Вот прицепил файл с примером (поставил там комментарии, чтобы не искать). Это hex сгенерированный кейлом под силабсовский контроллер C8051F340. Правда там в отличии от avr байты пишутся в память по одному, а целиком происходит только стирание страницы. Для avr пока таких файлов не наблюдал.
  17. Вопрос по структуре hex файла

    Цитата(mempfis_ @ Mar 14 2013, 18:06) Подобный маразм врятли Вы получите. Но запросто можете получить такой вариант, когда не все строки будут содержать 16 байт полезных данных. Я видел как иар спокойно генерит такие файлы. Когдато для моего бутлоадера для мега128 подобные сокращённые строки стали камнем предкновения. Выход был найден - поставил галочку fill unused memory все файлы стали генерироваться без сокращённых строк. Ещё одна проблема касающаяся файлов с размером более 64к - это наличие команд переключения страниц памяти. После такой команды адресация обычно снова начинается с нуля. Сокращенные строки не проблема, у меня обрабатываются строки любой длины. Переключение сегментов тоже работает. А вот чего нет в моем бутлоадере - это защиты от таких хитрых хексов. Вот сколько не пробовал сейчас компилировать атмеловские исходники разного размера, все время на выходе получается правильный hex файл c последовательной адресацией, без возвратов. Можно конечно сделать защиту от такого хитрого хекса, при возврате к уже записанной странице, сначала вычитывать ее, добавлять новые слова и снова записывать, но у меня память в области бута уже почти под завязку, боюсь этот код не влезет.
  18. QII v.8. После окончания компиляции проекта замечаю, что начинает медленно работать ПК. Заглядываю в "Диспетчер задач" --> "Процессы", а там сидят несколько процессов quartus_sh.exe и занимают почти 100% ресурсов центрального процессора. При последующих запусках компилятора количество данных процессов увеличивается. Помогает только отключение этих процессов руками, или перезагрузка ПК. Если ли способы бороться с такой бедой? Спасибо.
  19. Добрый день ! Есть QII v8.1 и Cyclon II. Нарисован некий проект верхнего уровня - несколько символьных блоков, каждый из которых представляет из себя различные VHDL файлы. Есть линия соединяющяя выход одного блока с тристэйт буфером, далее сигнал с этого буфера идет на вход другого блока. Компилируем, заливаем в чип, проверяем. Так вот - сигнал с блока 1 не проходит на блок 2 или возможно проходит но искаженный (разрешение прохождениея сигнала через буфер выбрано жестко и подозрений не вызывает). Если же подключить какой либо внешний пин к линии соединяющей выход первого блока со входом тристэйт буфера, то все становится чудесно, данные идут непрерывно и безошибочно. Данный пин просто висит в воздухе на плате. В чем может быть дело? Такое ощущение, что квартус просто игнорирует данное соединение, пока его не ассигнуешь на выход чипа.
  20. Цитата(Kuzmi4 @ Dec 29 2009, 17:15) 2 DeC_NN какая то у вас хитрая конструкция Там сделано так. Несколько людей независимо написали на VHDL отдельные блоки и в данном проекте они обьеденены все вместе и за top level взят файл схематик, между блоками соответственно соединения, некторые соединения не напрямую, а через тристейт буфера (те что в примитивах лежат), кстати пробовал заменять буфер на lpm_mux - результат то же. В конце то концов все логические цепочки заканчиваются внешними пинами. Но цепочка длинная, проходит через несколько блоков. Вообщем видимо некорректно написаны какие то блоки и синтезатор их игнорирует. Хоть вешай "холостой" внешний пин для нормальной работы
  21. Ситуация такая. Мы сейчас работаем в Quartus 8-й версии на стареньких писюках, с одноядерным AMD. Но тут встал вопрос о замене компьютеров на более производительные. Т.к. синтез и моделирование в квартусе занимает большую часть работы на ПК, то есстественно хотелось бы получить новые машины как можно более заточенные под это дело. В связи с этим вопросы: 1. Т.к. квартус поддерживает многопроцессорность, стоит ли обосновывать покупку ПК с 4-х ядерными процессорами или ограничиться наиболее распространенными сейчас 2-х ядерными? 2. Если все же 4-х ядерные, то на какие обратить внимание? (может кто работает на таком) 3. Какие еще важные параметры учесть (память, частота) ? Вообщем т.к. когда будет следущая модернизация техники неизвестно, то наверное нужно закладывать по максимуму.
  22. FPGA vs DSP

    Цитата(Kruger69 @ Apr 13 2009, 14:25) Мне просто необходимо написать статью о том... А можно узнать куда эта статья?
  23. Проблемы с MAX202

    Цитата(lolful @ Mar 27 2009, 15:22) Только сегодня руки дошли. Мда, при включении питания, если подключено внешнее устройство, на инверторе около нуля. Если устройство отключить и подключить заново, то будет, как положено, -10. Причем с питанием все в порядке. При включении с отключенным внешним устройством конденсатор инвертора заряжается за 200мкс, а с подключенным - как было 0, так и осталось (ну может -0.5 сделалось). Была похожая проблема, драйвер (MAX232) питался от развязывающего DC-DC. После включения часто возникала такая же как у Вас ситуация, и пропадала также после отсоединения-подсоединения кабеля. Повесили между питанием и землей драйвера резистор 15-20 кОм - проблема ушла. Попробуйте.
  24. 3 потока Е1 через оптику

    Уважаемые специалисты, направьте на правильный путь, а то что то я совсем запутался. Есть задача передать 3 (в крайнем случае 2) потока E1 по оптике. Сначала я хотел решить данную задачу путем "упаковывания" 3-х потоков Е1 в один поток Е3 (с применением какого-либо аппаратного трансивера Е3) и затем включению данного трансивера в режим CMI и подключения к оптическому SFP модулю. Но начав просматривать трансиверы E3 (Dallas, Exar и т.д.) обнаружил, что они не поддерживают работу с линейным кодированием CMI, хотя практически все E1 трансиверы его поддерживают. Получется нужно самостоятельно реализовывать CMI кодер\декодер и подключать его к E3 фреймеру. Сам CMI кодек я думаю не так уж и сложен, но подозревают возникнут сложности с выделением тактового сигнала из принятого CMI кода, т.к. никогда с такими вещами не сталкивался. Собственно вопросы: 1. Я плохо искал E3 трансиверы? Если кто сталкивался с образцами которые бы мне подошли, дайте знать. И вообще почему они так обделены в плане прямого подключения к оптическим каналам. 2. Существуют ли еще какие нибудь способы решения моей задачи? 3. Очень приветствуются ссылки на реализацию выделения синхросигнала из CMI кода. Заранее спасибо.
  25. 3 потока Е1 через оптику

    Цитата(cdg @ Mar 17 2009, 11:28) Чтобы ничего не выдумывать, берите и читайте стандарт Е2 G742, делайте так как там написано, Примерно так и делаю, только повыбрасывал "лишнюю" требуху Цитата(cdg @ Mar 17 2009, 11:28) DPLL сделаете в той-же ПЛИС имея частоту раз в 8 большую частоты передачи. Вы имеете ввиду выделение частоты из сигнала? У меня данное выделение сейчас сделано на сдвиговых регистрах с использованием увосьмеренной частоты, уж не знаю можно ли это назвать DPLL. В симуляторе все работает, на реальной схеме еще не проверялось.