Jump to content
    

kostya.v

Участник
  • Posts

    68
  • Joined

  • Last visited

Everything posted by kostya.v


  1. Я использую шприц и сменные пластиковые наконечники. Паяю не каждый день, и ни смотря на то, что после пайки кладу шприц с пастой в герметичный пакет, паста затвердевает, как правило, в наконечнике, поэтому, периодически их приходится менять. Паяю феном, тут заметил один важный момент. Пасту и компоненты лучше всего класть на холодную плату, после этого помещяю плату на подогрев. Паста слегка затвердевает, и после этого уже прохожусь по плате феном. Основные сложности у меня возникают из за напора воздуха, думаю что если использовать печку в место фена, должно быть намого лучше. Пастой сейчас в основном паяю резисторы да конденсаторы, микросхемы с маленьким шагом сейчас только микроволной, а уже большие, 1.27мм и так далее обычным пальяником.
  2. Спасибо, именно то что надо. Сейчас займусь поиском данной ножки на плате. В качестве ключа я использую обычный полевой транзистор, точнее два транзистора, так что переделать схему не сложно, проблема в том что плата готовая, и резать дорожки и делать еще чего нибудь с ней не охота.
  3. Тут я ошибся, после включения питания выходы ЦАП переходят в ноль. К сожалению, это я сам накосячил в схеме и ноль на выходе ЦАП означает +10В на выходе усилителя(инвертирующий вход ОУ). Надо было,конечно,схему по другому делать. После конфигурации ПЛИС сразу посылает новые установки для ЦАП и переводит выходы в 2.5В, что значит ноль на выходу ОУ. К сожалению, ничего нужного я там не нашел. Судя по всему единственный надежный выход - это ставить инвертор, и в будущем в качестве активного уровня использовать логический ноль.
  4. Обратил внимание, что во время конфигурации Spartan -3E одна из ножек I/O подтягивается к высокому уровню. Вполное возможно, что это происходит со всеми выводами, но проблему вызывает только данный вывод. Дело в том, что у меня схеме стоит ЦАП, сигнал с выхода которого усиливается усилителем. Пока ЦАП не проинициализирован его выход находится в третьем состоянии, и на выходе усилителя присутствуют +10В. После инициализации ЦАП уровень сигнала на выходе усилителя переходит в ноль. Для того, чтобы этии 10В не спалили остальные компоненты схемы, я поставил аналоговый ключ, который открывается при высоком уровне входного сигнала с FPGA. В результате в момент конфигурации FPGA у меня выходят из строя пару важных микросхем. В связи с этим возникает вопрос, можно ли как нибудь избежать подтяжки к высокому уровню I/O FPGA или все таки придется изменять схему?
  5. После приобретения нижнего подогрева паять стало намного легче, сейчас приходят мысли как я вообще паял раньше без подогрева?
  6. Удалось достать наконец-то подогрев. Микроволной пока все равно не получается - образуется один здоровенный залип, несмотря на "литры" вылитого флюса. Но... с помощью подогрева очень легко убираются залипы с помощью оплетки. Так что теперь, я просто провожу паяльником по всем ножкам разьема, а потом просто оплеткой убираю все лишнее. На пайку одного разьема с 50-ю ножками уходить стало 1-2 мин .
  7. Задача ставится в разработке декодера манчестерского кода с минимально возможным током потребления. В момент загрузки системы ПЛИС будет запитываться от внешнего источника, в дальнейшем внешнее питание будет отключено и приемник будет запитываться от маленькой внутренней батарейки. Хотелось бы узнать на какие реальные токи потребления можно расчитывать.
  8. Использую жало 212MS 2.3мм, вроде бы для ERSA это самое маленькое.
  9. Никак не могу найти оптимальный способ пайки FFC разьемов с шагом 0.5мм. Пробывал паять горячим воздухом с помощью паяльной пасты, образуются залипы. Пайка микроволной тоже не помагает, микросхемы с шагом 0.5мм паяю без проблем, а вот разьемы не получается, видимо из за того, что ножки разьемов значительно длинее. В настоящее время исользую пайку горячим воздухом с помощью паялной пасты (наношу из шприца), а потом уже паяльником убираю все залипы и устраняю не пропаи. По скольку разьемы использую в основном 50 - 80 ножек, то времени и сил данный процесс отнимает много, да и получается не надежно, через небольше время часть ножек отпаивается. Чертеж разьемов прилагаю. Буду благодарен за любые советы. FFCconnector0.5mmPitch.pdf
  10. Пришел к выводу, что основная проблема у меня была в размере жала. При пайке микросхем с небольшой длиной ножек проблем не возникает, работает как и жидкий флюс, так и гель. Последний стал наносить в небольших количествах, потом приходиться все таки очищать место пайки, так как фен весь гель не убирает. Выяснил, что гель имеет преимущетсва только при пайки микросхем с шагом 0.5мм, при большем шаге с жидким флюсом качество такое же, а проблем меньше. Для жидкого флюса стал использовать Flux pen, стало намного удобнее. С пайкой разьемов (шаг ножек 0.5мм) проблемы с залипами остались. На сколько я понял, тут основная проблема в том, что жало пайльника (212MS) с диаметром 2.3мм не покрывает всю длину ножек разьемов. Поскольку к Microtool других жал с микроволной нет, попробывать пайку с другим жалом пока не могу.
  11. Нашел флюс IF8001 и гель для пайки BGA микросхем IF8300. С жидким флюсом пока не очень хорошо получается, он растекается быстро, при пайке начинает брызгать во все стороны, хотя паяльник выставляю на минимальную температуру, то есть где то около 280 градусов. Видимо, надо больше тренироваться. С гелем IF8300 все получается намного лучше, ручную пайку от машинной практически не отличить. Но гель как выяснилось не no-clean, приходиться потом еще очищать плату.
  12. Спасибо большое, его и буду использовать Давно не пользовался формулами, все обычно приблизительно, на глазок. Надо исправляться. А данных по нагрузке пока нет, как и требований к нарастанию напряжения. Но уверен, что емкость будет не больше 300пф. Спасибо за расчеты.
  13. Нужно преобразовать цифровой сигнал частоты 3кГц 0-5В в такой же сигнал амплитуды -40В ..+40В. Схема маломощная, точных данных по выходному току пока нет, но уверен, что будет не больше 1мА, а скорой всего намного меньше. Буду благодарен за любые идеи по поводу того, как это все реализовать.
  14. Спасибо за совет. Не буду тратить время и перейду на жидкий флюс IF8001.
  15. Начинаю осваивать пайку микроволной ERSA, использую жало паяльника 212. Нашел две разные паяльные пасты. При пайке элементов при расстоянии между ножками до 0.6мм включительно все получается. Эффект потрясающий, раньше, там где тратил часы, сейчас стало уходить несколько минут. Но существует проблема с пайкой разьемов с шагом 0.5мм - образуются спайки. Количество спаек уменьшается с уменьшеним слоя пасты на ножках, но даже когда уже слой пасты критический, некоторые ножки уже не паяются, спайки все равно образуются. Эффективность получается в этом случае как у пайки горячим воздухом этой же пастой. В связи с этим возник вопрос, имеет ли смысл переходить на жидкий флюс, тут на форуме я видел много рекомендаций IF8001, или просто надо дальше пробывать разные флюсы в виде пасты? Заранее спасибо за советы.
  16. Имеется усб устройство, использующее усб контроллер - Cypress FX2. В один прекрасный момент, программа, работающая с этим контроллером и использующая dll библиотеку, вдруг перестала видеть усб устройства, а программа, использующая lib библиотеку, работает нормально. Виндоус, естественно, определяет устройство корректно. Переставил уже весь софт и драйвера раз десять, на остальных компьютера все работает, а на моем нет. Переставлять виндоус очень не хочется. Может кто нибудь сталкивался с подобной проблемой. Спасибо. Удалил записи в виндоусовском регистре и все заработало. Я это делал до этого, но, видимо проблема была еще в каком то софте. Нужная запись была вот тут, может кому-нибудь пригодиться: HKEY_LOCAL_MACHINE -System -CurrentControlSet -Enum -USB -- и вот тут была папочка с координатами моего устройства
  17. Жаль. Получается участок от края отверстия до конца clearance во внутреннем слое Оркад рассматривает как принадлежающую cooper pour, хотя в реальности там ничего нет. Получается, на эту величину (расстояние от края отверстия до конца зоны clearance ) надо увеличить либо ширину copper pour, либо в глобал спейсин какой нибудь параметр. Последнее пока у меня не получается, а вот увеличивая ширину cooper pour определить разрыв удается.
  18. Layout делаю в ORCAD layout 15.7. Пришла плата с производства с дефектом. В Power plane наблюдается разрыв в cooper pour из-за того, что на одном из узких учасков cooper pour расположены vias, clearance которых и разрывает cooper pour, vias подсоединены к gnd (картинка прилагается, gnd на данной картинке активный слой). При разработке платы делал design rule check на непрерывность cooper pour, но получается ORCAD это ошибки не нашел. Предполагаю, что ORCAD должен иметь возможность проверить такие вещи. Надеюсь кто нибудь подсказет, как это делается. Clearance cooper pour - 0.5 Требование произодителя Drill hole to copper clearance (inner layer) 0.5 mm minimum 0.5 mm minimum В глобас спейсинг задаю следующие значения: Layer name (gnd;power): Track to track(0.5;0.5),Track to via(0.5;0.5),Track to pad(0.2;0.2);Via to Via(0.5;0.5), Via to Pad(0.5;0.5);Pad to Pad(0.5;0.5) fault_LS.bmp
  19. Когда кликаю на setup.exe в списке процессво он появляется, но через секунду-две пропадает.
  20. У меня ХР SP2, так что тут вроде бы все в порядке
  21. Никак не получается запусить setup.exe к ISE 10, причем ни для Web edition, ни для Foundation. Кликаю на setup.exe, и никакого результата. Несколько раз перезакачивал архив, на других компах запускается, а на моем никак. Проблем с предыдущими версиями не было. Видимо, где то стоит или наоборт не стоит галочка
  22. Отлично, большое спасибо. У меня задача перевести цифровой сигнал в две плоскости, сначала в область на 4 вольта выше нуля, а затем на те же четыре вольта ниже нуля. Теперь это можно будет очень легко сделать, меняя напряжение питания и земли на правой стороне.
  23. Вопрос в следующем, данный изолятор имеет две земли, для левой и правой частей. Нужно ли их соединять в дальнейшем в какой нибудь точке, или это совсем разные земли? В этом случае, можно тогда в качестве второй земли использовать, например, +5В и тогда сместить цифровой сигнал в область +5В...+8В. Из дейташита следует, что это микросхема имеет symmetric magnetic coupling barrier, больше информации по этому вопросу пока не нашел.
×
×
  • Create New...