Jump to content

    

fragment

Свой
  • Content Count

    97
  • Joined

  • Last visited

Everything posted by fragment


  1. Цитата(ORPPIS @ Jun 27 2016, 15:16) Есть ли способ создать дугу с нормируемыми радиусами с помощью SKILL, если вручную такую дугу создать нельзя? Идея простая Создаете дугу в текущей ячейке Кодarc = dbCreateArc( cv=geGetEditCellView()                                      "poly"                                       list(0:0 10:10)                                       list(4:4 10:10)) Превращаете ее в линию КодlineToArc=dbConvertArcToLine(arc 32) Конвертируете линию в path требуемой ширины КодlineToPath=dbConvertLineToPath(lineToArc 3)
  2. Цитата(ORPPIS @ Jun 21 2016, 12:43) Есть задача сделать топологию ДМОП-транзистора в Cadence без PDK, т.к. PDK завод-изготовитель транзистора не предоставляет. Следовательно, есть необходимость ввести свои слои для формирования ФШ, а также дополнительные слои - как вспомогательные при проведении булевых операций с полигонами. В основном окне CIW-> Tools -> Technology File Manager. Там можно отредактировать или создать новый файл технологии. Начиная с шестой версии layer map для импорта импорта в GDS лежит в отдельном файле внутри директории с технологией. Файл имеет расширение .layermap Цитата(ORPPIS @ Jun 21 2016, 12:43) При рисовании топологии интересует возможность "подсмотреть" номер GDSII при работе со слоем. Не всегда удобно ориентироваться только по имени слоя (например, когда несколько слоев формируют один ФШ и отличаются не по имени, а только по номеру GDSII). В Tanner в окне "Layer Palette" видны номера GDSII слоев. Есть ли такое в Cadence IC? В окошке с палитрой нужно нажать правую кнопку мыши затем в меню Columns-> GDS Number Цитата(ORPPIS @ Jun 21 2016, 12:43) Еще транзистору нужна спиральная/кольцевая периферия, создать которую без инструмента "дуга под 90градусов" не представляется возможным. Кроме того, возможно, в будущем необходимо будет изменять внешний и внутренний радиусы дуг, составляющих периферию. Хотелось бы это делать быстро, через свойства, а не путем удаления полигона с ненормируемыми радиусами и повторного рисования дуги сначала. Кто с этим сталкивался - подскажите, пожалуйста Вот такое вряд ли существует. SKILL в руки и вперед
  3. А если через SKILL попробовать? Я набросал примерную процедуру. Писал по памяти, поэтому возможны ошибки
  4. Вроде для ментора больше ничего нет. http://dfiles.eu/files/62gifxc5c [attachment=79665:xc06_men...k_v3_0_0.txt]
  5. Вот скрипты от старого XFab-овского кита. [attachment=79664:ample.rar]
  6. Цитата(TiNat @ Oct 1 2012, 19:59) Спасибо! А где взять Design Rules к этим правилам, Вы не знаете? Извините, правила предоставить не могу, возможно срок по NDA еще не прошел. Я специально обезличил файл, чтобы нельзя было определить фабрику.
  7. Легенды скорее всего лгут - в 2006 году файлы assura у xFab уже были зашифрованы. Пример для другой фабрики можете скачать здесь
  8. Драйвер на видео установлен? Compiz отключен?
  9. Цитата(BarsMonster @ Feb 3 2012, 11:56) Вот только вопрос сколько там bonding wire и какой толщины внутри :-) Да, Вы правы Просто обычно главный ограничивающий фактор - это рассеиваемая мощность самой микросхемы. Ладно, конкретный пример: микросхема регулятора с максимальным током 800 мА (1.3 A в пике). Диаметр проволоки, судя по размеру площадки, 32-35 мкм. Одна площадка, один провод.
  10. Цитата(BarsMonster @ Feb 3 2012, 10:34) Кто может подсказать, на какой максимальный ток для постоянной работы можно рассчитывать 1 пин SOIC корпуса + bonding wire? Температурный бюджет самого кристалла не учитываем. Понятно что в даташите обычно написано что для 25um bonding wire fusing current 0.5A и выше, в зависимости от материала. Но мне это не говорит о практическом допустимом токе для постоянной работы. Кажется, 0.5 А - это и есть предельно-допустимый режим. Не превышайте его и все будет нормально. В качестве примера ADP1706 от Analog Devices (1 ампер через два пина). Цитата(BarsMonster @ Feb 3 2012, 10:34) Возможно ли в обычных SOIC корпусах на обычном корпусировочном производстве 1 пин соединять несколькими bonding wire (2-4)? На чипе то дополнительных контактных прощадок на каждую bonding wire можно понаделать, а вот с ногой не понятно. Да, можно.
  11. Цитата(BlackOps @ Feb 2 2012, 02:05) Jurenja, M@kar спасибо, скачал тот патч с линка, сработал на кэденсе установленном на 32-битную машину. Но...с 64-битной версией та же проблема. А нельзя ли каким то образом сделать так, чтобы на 64-битной машине, когда я запускал АДЕ ХЛ из схематика, то вызывалась 32-битная версия? где это можно прописать? после установки переменной: setenv CDS_AUTO_64BIT "EXCLUDE:spectre" симулятор во время запуска выдал вот такого рода ошибки в лог файле : может как то по другому надо исключать спектру из запуска в 64-битном режиме? Согласно документации по умолчанию запускаются 32-битные приложения. Может стоит попробовать наоборот включить все в 64 бита? setenv CDS_AUTO_64BIT "ALL" P.S. Использую 32-битную 6.14 на 64-битной CentOS 5.7. Все прекрасно работает.
  12. Цитата(zzzzzzzz @ Nov 15 2011, 10:39) Не горячитесь, она для данного случая не особо подходит. Так как: 1. В ней только NMOS; 2. Проблематично сделать малопотребляющую схему управления с Dead Time. Для хорошей схемы нужен КМОП; 3. Размеры этих тр-ов велики для рабочего тока 1.2 А; 4. Сопротивления каналов тоже великовато для заявленой мощности. Если я не ошибаюсь, то, исходя из схемы с пояснениями, все мосты коммутируют свои нагрузки синхронно? И в каждой 1.2 А? Итого 50х1.2=60 А? У Интеграла есть/был 40В BCDMOS процесс с эпитаксией. Может и получится рассеять такую мощность. Я только не знаю есть ли в процессе PDMOS, в противном случае нужно еще думать о подбросе затвора для верхнего ключа. BarsMonster не учел мизерную потребность в микросхемах, значит фабрике такой заказ не будет интересен. Поэтому весь R&D будет за счет заказчика (+ в цену). А также выход годных (при большом размере кристалла на Интеграле будет совсем небольшой).
  13. Цитата(Elenka @ Jun 19 2011, 18:49) Еще, пожалуй, вопрос: удобно ли вообще пользование софтом Cadence применительно к БМК? Лет семь назад коллега, который занимался БМК, жаловался на Cadence. Подробностей не помню, но предполагаю, что ничего специально заточенного под БМК у Cadence нет.
  14. Цитата(Marser @ Jan 13 2011, 10:58) Здравствуйте! Нужен импульсный стабилизатор напряжения, входные напряжения 4-40 Вольт, выход 3,3 Вольта. Проблема в том, что стабилизатор должен работать при температуре 150 градусов. В интернете достаточно информации по стабилизаторам, работающим до 125 градусов. У них бывает тепловая защита, которая отключает микросхему при температуре порядка 135 градусов. Нужно найти микросхему, у которой температурное отключение происходит при 175 градусах цельсия, или вообще отсутствует температурная защита. Пусть даже диапазон рабочих температур будет до 125 градусов, если микросхема будет работать при 150 с ухудшением характеристик. Подскажите, есть ли такой стабилизатор напряжения, и где его искать? Спасибо. Ищите на сайтах производителей в разделе aerospace/military. Такие микросхемы являются industrial grade или military grade. С покупкой могут быть сложности. Можно также поинтересоваться на заводах ex-СССР. У нас они называются изделиями с военной приемкой.
  15. Цитата(RGR @ Jan 12 2011, 11:07) Спасибо, mixed-signal означает, что можно и аналог и цифру? А verilog это язык программирования? Да, mixed-signal означает совместное моделирование цифровой и аналоговой части. А verilog - это не язык программирования, а язык проектирования аппаратуры (HDL - hardware description language)
  16. Цитата(RGR @ Jan 11 2011, 16:25) Добрый день. Необходимо промоделировать цифровое регулирование ШИМ для DC-DC преобразователя. Вот примерная схема для моделирования: Примерный принцип работы: Выходное напряжение сравнивается с каким-то эталоном, снимается ряд ошибок с компаратора, которыми адресуется таблица из которой берется значение ИКС (b0*e[n]). Затем считается значение поправочного коэффициента которое прибавляется к предыдущему значению ШИМ. d[n] = d[n-1] + b0*e[n] + b1*e[n-1] + b2*e[n-2] b0 b1 b2 -- коэффициенты ошибки, константы. e[n] -- один отчет измерения. Примерно так. Есть небольшой опыт моделирования в Micro-Cap. Но мне кажется на нем не получится это реализовать. Необходима какая-то память для хранения таблицы, предыдущих отчетов измерений. Было бы намного проще, если бы можно было бы вставить блок со скриптом, который бы производил расчет. На чем можно реализовать модель? Любой симулятор, который характеризует себя mixed-signal . Аналоговую часть спайсом описываете, цифра - verilog/vhdl. В случае простой цифровой части, ее можно описать на verilog-a или verilog-ams, тогда не надо мучиться с смешанным моделированием. Правда не все симуляторы поддерживают аналоговые hdl.
  17. Цитата(sargein @ Dec 20 2010, 20:52) Извините если непонятно выразился, перефразируем: есть сторонний тул, из которого на выходе я получаю модель (уже разобрался как получить spectre модель) дальше эту модель нужно подключить к моему символу с целью дальнейшего моделирования. Так что наверное сейчас вопрос можно переформулировать как: Как в cadence virtuoso прикрутить к символу spectre модель (.ckt файл)? 1. Не нашел этого в руководстве, но у меня сложилось впечатление, что пины у spectre должны быть символами, а не цифрами. То есть в Вашем случае доложно быть примерно так Кодsubckt Project10_half ( A B C D ) V1 ( A 5 ) vsource type=dc dc=0.0 V2 ( B 6 ) vsource type=dc dc=0.0 R1 ( 5 7 ) resistor r=0.13903382 R2 ( 6 8 ) resistor r=0.1386619 F1_2 ( 7 5 ) cccs probe=V2 gain=9.16336e-005 F2_1 ( 8 6 ) cccs probe=V1 gain=9.18794e-005 L1 ( 7 C ) inductor l=1.3020749e-009 L2 ( 8 D ) inductor l=1.2777506e-009 K1_2 mutual_inductor ind1=L1 ind2=L2 coupling=0.240302 ends Project10_half 2. Создать символ с нужными пинами 3. Из символа создаеть spectre view (можно просто сделать save as) 4. В cdf создать параметр model (paramType = string, parse as number = no, parse as CEL = yes) и присвоить ему имя subcircuit 5. В cdf -> simulation Information -> spectre установить Other parameters в model и в TermOrder прописать пины в правильном порядке Возможно есть более оптимальный способ, но мне он неизвестен.
  18. Цитата(Ed2000 @ Dec 12 2010, 00:43) Подскажите пожалуйста или дайте какую-нибудь полезную ссылку: 1) по современной контрольно-измерительной аппаратуре для лабораторного тестирования аналоговых и смешанных (аналого-цифровых) узлов. Мы в лаборатории используем те же установки, что используются в массовом производстве. Сильно экономит время. Используем 1. Credence http://www.ltx.com/ Имеется на большинстве тайваньских сборочных фабрик. Дорогая и качественная установка. 2. Amida http://www.amidatec.com/ Сравнительно дешевая, по сравнению с credence, и имеет больше возможностей. Есть претензии к качеству, периодически ломается.
  19. Цитата(mmc @ Dec 3 2010, 07:26) ну в общем проблема стала ясной, спасибо за ответы. уважаемые собеседники, если вы участвуете в разработки реальных проектов(и если это не секрет), с какими фабриками работаете и какие дизайн киты используете? Конкретные названия действительно лучше не называть. Работал с несколькими тайваньскими фабами. Аналоговые высоковольтные процессы. Обычно дизайн-кит (если есть) для пятой версии cadence и для laker, drc и lvs для Calibre (иногда DRACULA, Assura), модели hspice и spectre
  20. Цитата(mmc @ Dec 2 2010, 11:26) воспользовался утилитой oa2cdba(все настройки оставил по умолчанию, поменял только путь к оа библиотеке-которая должна быть сгенерирована), постигла неудача. CIW выдает предупреждения и процесс конвертации останавливается. Одна из причин как я понял в том, что у Дизайн кита микрона к технологической библиотеке прикреплена другая технологическая библиотека. Кто - нибудь уже боролся с PDK DK_cmosf8v2 от микрона в IC 6.x ? какие нюансы при конвертации надо иметь ввиду? можно ли успешно конвертировать технологические библиотеки с настройками(конвертации) по умолчанию? aht правильно меня поправил. Нужно использовать утилиту cdba2oa
  21. Цитата(mmc @ Dec 1 2010, 13:35) если кто то работал с дизайн китом Микрона в2. подскажите как он совместим с cadence virtuoso (ic 6.1.3.) я опишу последовательность действий при подключении PDK, и может вы укажите мне на мои ошибки. 1 распаковал пдк на жесткий диск, в папке лежит cds.lib в котором определены его библиотеки define...DK_cmosf8 define...StLib define...Design symbol 2 запускаю виртуозо. в Library Path Editor все библиотеки есть, выделены желтым(непонятно почему). в списке Technology Library DK_cmosf8 по прежнему нет... Я с шестым cadence не работал, но, насколько знаю, в нем поменяли внутренний формат библиотеки с CDBA на OpenAccess. Наличие у Вас файла techfile.cds говорит о том, что библиотека в CDBA формате (для OpenAcces должен быть файл tech.db). Где-то в дистрибутиве cadence дожна быть утилита oa2cdba. Попробуйте воспользоваться ей для конвертации библиотеки.
  22. Цитата(AntonSor @ Nov 30 2010, 20:19) Прочитал тему и задумался. Скажите, пожалуйста, а в Foxconn'е так же? И вообще в тайваньских компаниях. Есть знакомые, которые туда,в фоксконн, зовут. Про такие проблемы не слышал. Правда я в больших тайваньских компаниях не работал, может там все по-другому. Знаю инженеров, которые тут уже больше 10 лет трудятся. А про Foxconn немного здесь http://a-kuzin.livejournal.com/414949.html
  23. Цитата(mmc @ Nov 30 2010, 07:52) только начал осваивать этот продукт - cadence Virtuoso. возник такой вопрос - есть сторонний дизайн кит с технологической библиотекой, как заставить Virtuoso воспринимать эту библиотеку как технологическую, и с возможностью прикрепления тех файла к любой созданной библиотеке? при выполнении команды - technologyfile-load запрашивает файл формат *.tf . такого файла в дизайн ките нет. есть techfile.cds Этот файл лежит в каталоге, который и представляет собой технологическую библиотеку. Просто допишите в файл cds.lib строку DEFINE <your_tech> <your_tech_dir> либо воспользуйтесь Library Manager -> Edit -> Library Path После Refresh-а или перезагрузки cadence в Library Manager должна появится новая библиотека, которую вы можете прикрепить к новому или уже созданному вами проекту.
  24. Думаю, в данном случае транзисторы представляют собой просто ключи и учет body diode не имеет значения для понимания работы схемы. Вполне возможно, в реальной схеме вместо мосфетов будет навороченный ключ.