Jump to content

    

serg_Fry

Свой
  • Content Count

    218
  • Joined

  • Last visited

Everything posted by serg_Fry


  1. Есть разовая задача: Приобрели полупроводниковые диоды 1064nm, CW, 100mW. Производитель не предоставляет некоторые параметры, которые нам необходимы. В частности: - распределение интенсивности в световом пучке (beam profile); - позиционирование тела излучения относительно корпуса диода; Ищу лабораторию, где в качестве услуги нам помогут обмерить образцы диодов. Буду благодарен за любые идеи, ссылки.
  2. После доработки одноплатных компьютеров SheevaPlug осталось 600 шт. их штатных плат питания. Провод с вилкой 220В в комплекте. На всех 600 шт. обрезан шлейф выхода 5VDC. Сейчас там обрезки проводов даже короче чем на фото. При необходимости можно оперативно выпаять и очистить отверстия от припоя. Платы находятся в Москве. Возможна продажа по б/н расчету от юр. лица. sеrg.sikоev(гaв)gmаil.com +7(916)914-2O5[восемь] Сергей
  3. На всякий случай: это просто плата AC-DC с выходом 5В 3А. Можно применять для чего угодно. Габаритные размеры: 59х44х24 мм
  4. Удалось получить модели. Если кому-то понадобятся, пишите в личку.
  5. Для моделирования нужны Spice модели IO блоков семейства UltraScale. На их сайте есть соответствующий раздел, но для скачивания нужны какие-то привилегии. Если у кого-нибудь есть, буду благодарен.
  6. IBIS модели получилось найти. Нужны именно Spice.
  7. Для прототипирования нужны сердечники B65523J0000Y038. Это TDK/Epcos линейка ER 9.5/5.
  8. В проекте есть несколько одинаковых каналов. Канал в схематике оформлен, как отдельный лист. Несколько каналов в виде SheetSimbol'ов расположены на Top-уровне схемы (на картинке ниже). В состав канала входит микросхема с интерфейсом I2C. Адрес I2C конкретного экземпляра микросхемы выбирается соединением ее пинов MUX_A[2:0] с землей и питанием. Хочу вывести шину MUX_A[2:0] из каждого канала на верхний уровень иерархии чтобы там каждому каналу присвоить свой адрес: На картинке я уже попытался обойти проблему конфликта имен цепей с помощью портов. Ошибок при компиляции нет, но и цепи назвались не так, как нужно: например в PCB редакторе G0_MUX_A2 получила какое-то имя, хотя должно быть GND. Как это правильно сделать? Иначе говоря, как выборочно соединить какие-то разряды шины скажем с землей? В идеале было бы сделать это через NetLabel шины как-то так: [GND,VCC,GND]. Это, пожалуй, самый наглядный вариант. Вытаскивать из SheetSimbol'а отдельные биты (не в виде единой шины) очень бы не хотелось - некрасиво и займет очень много места. Возможно нужно использовать Harness, но я не понял как. Нашел решение с Net tie. Но оно неправильное, как мне кажется, в данном случае. Настройки иерархии проекта:
  9. Кто-нибудь применял MAX17504ATP с высокими входными напряжениями? В описанной конфигурации (48В на входе) на выходе наблюдаются сильные помехи, которые лезут с индуктивности. Сверху выход, снизу - импульсы на катушке: Вот увеличенные фронты импульсов на катушке (ноги LX микросхемы): Схема базовая из даташита: Нагрузка 2 Ом, выходной ток 2.5А. Для начала хотелось бы понять: Это косяк схемы/топологии или неизбежное зло с которым нужно отдельно бороться?
  10. Глитч - выброс, скачек. Вот что я так описал (со снаббером): Попробуем.
  11. Все верно написали. Именно так и обстоят дела. Помеха в первую очередь идет по эфиру и наводится на щуп. Разница крокодил против пружинки весьма ощутима. Разница с разных сторон от нашей платы тоже заметна. Сделали ход конем, перевернули плату вверх ногами. М/у нами и критичным узлом теперь наш земляной полигон. На целевой плате на входе стоит тантал, на нем уже все чисто с учетом описанных мер. Со снаббером сделали попытку, один фронт завалился, но стал без выбросов и колебаний. Зато на втором образовался большой глитч. В целом стало хуже. Наверняка можно рассчитать снаббер с оптимальными параметрами, но решили с этим не заморачиваться. Еще пробовали поставить на выходе Common Mode Choke фильтр (в частности этот). Сразу после него все чисто, на проводах помеха снова появляется. Понятно, это не устраняет первопричину.
  12. На входе перед преобразованием 48-5В есть еще кусок схемы, отвечающий за защиту от переполюсовки. Чтобы не смущать, обрезал картинку с топологией выше. И там и там измерял с землей на конце щупа, пружинкой. Завтра попробую повторить под нагрузкой.
  13. Для сравнения снял выход прямо с обкладок вых. конденсаторов (С2, С3). На картинке: Рыжий(сохранен в Ref) - на клеммнике, куда нагрузку цепляю; Желтый - на вых. конденсаторах. Щуп в режиме AC. Измерял без нагрузки (ХХ). Разница по амплитуде примерно в 2 раза. Ощутимо, но это еще не победа. Кстати, частота колебаний на фронтах, которая лезет помехой порядка 100МГц (см. первый пост). 500кГц - частота работы преобразователя.
  14. Вы имеете ввиду эти расстояния? Боюсь, нужна конкретная критика по топологии, если возможно.
  15. Посмотрел выход с пружинкой - отличий не заметно. У меня нагрузка (мощный резистор) подключена через клеммник на проводах. Поэтому, если с точки зрения наводки по эфиру, то в такой конфигурации, думаю, разницы быть и не должно. Отпаять провода сейчас нет возможности, только завтра.
  16. Разводка: Можно сделать. Честно говоря, думал пружинка в первую очередь позволяет снизить вх. ёмкость щупа. На выходе схемы стоят конденсаторы, поэтому с точки зрения ёмкости вроде бы нет смысла.
  17. Выходные импульсы измерены с землей-крокодилом, прямо на резисторе нагрузки. Там где детально импульсы на индуктивности - с землей-пружинкой на щупе.
  18. На самой верхней картинке выходной сигнал: должен быть 5В чистый. Справа измерения осциллографа: амплитуда выбросов - почти 1.5В. В каком формате топологию можно приложить?
  19. Не могу заставить Altium автоматически именовать компоненты, как мне нужно. Имеется схема в которой 48 портов SFP, объединенных в группы по 8 шт (SFP-cage на 8 модулей). Иерархия схематика проекта имеет 3 уровня: TOP - верхний уровень: все общее для платы Group - схема уровня группы из 8 портов SFP (некоторые компоненты обслуживают всю группу), на листе TOP расположено 6 экземпляров Group. Всего получается 6 экземпляров. Port - схема на уровне одного порта, на каждом листе Group расположено 8 экземпляров Port. Всего 6*8=48 экземпляров. Group и Port - SheetSimbol'ы. Repeat я не использую (как я понимаю, при работе с ним можно использовать сущность "Channel" в настройках среды). Я бы хотел чтобы на каждом уровне иерархии компоненты получили имена следующего вида (на примере конденсатора): TOP: C? (С3) Group: C?_GR? (C4_GR1) // GR - Designator листа "Group": GR1..GR6 Port: C?_PT?_GR? (C5_PT2_GR1) // PT - Designator листа "Port": PT1..PT8 Пробую разные вариации именования в разделе ProjectOptions->Multi-channel. Возможно, нужно использовать Rooms и SheetNumbers. Кажется вариантов много, но найти подходящий пока не получается. Возможно, моя постановка задачи неверная. В таком случае, подскажите, пожалуйста, как вы решаете вопрос с именованием компонент для проектов с иерархией на 2 и более уровней вложения.
  20. По факту у меня получилось добиться практически желаемого: Хотел: Получилось: Отличия только по последней строке: - порядок суффиксов наоборот - совсем не страшно; - вместо суффикса GRx получилось GRxx то есть там где хотел _GR1 имею _GR11, _GR2 - _GR22; В целом результат удовлетворительный. На монтажке планирую сделать короткие RefDes'ы. То есть будут повторяющиеся по несколько раз наименования, как в этом видео. Вот настройки проекта:
  21. Не понял вопрос. Считаете, что отдельная сквозная нумерация для каждого уровня иерархии удобнее для восприятия схемы для проекта с очевидной группировкой каналов?
  22. Да, сейчас так и есть. Неужели нельзя сделать как я описал? Это же логично и удобно при последующих обращениях к схеме.
  23. bus/harness в схематике

    В данном случае вынужден согласиться. Чтобы не терять время уже оформил отдельными входами MUX_A2, MUX_A1, MUX_A0, как вы предложили выше. Время не ждет, нужно двигаться дальше. Но в целом вопрос остался открытым. Если в следующий раз будет больше нескольких блоков или сигналов для выбора будет существенно больше чем 3, то решения пока нет.
  24. bus/harness в схематике

    Собрал тестовый проект. Дословно так же получилось сделать. Переворачивать биты можно. И имена наследуются с верхнего уровня: А вот при попытке один из битов в Top'е подключить к земле компилятор выдает ошибку "Net input0 has only one pin (Pin J7-1)": Пробовал разные комбинации настроек - никак не работает.
  25. bus/harness в схематике

    to dee2mon: Боюсь я не понял пример. Первый фрагмент находится внутри блока Single_Chan_SchDoc, верно? Вместо шины вы используете harness, но где собственно переименование цепей? Цепи в результате получили названия вида BITB_x из верхнего уровня иерархии? Поясните, пожалуйста, хочу разобраться.