nden

Два варианта набора развязывающих конденсаторов. При необходимости, лучшего результата для конкретного варианта стека МПП, кол-ва выводов питание/земля у целевой микросхемы будет довольно проблематично достичь

ISL68137, ISL681X7, ISL681X4 В пользу выбора ШИМ от Intersil/Renesas повлияли несколько факторов, основные из них - наличие открытой документации, доступноость у постащика, положительный опыт применения коллегами в других устройствах. ПС: это ровно такая же "экзотика", как и "цифровые" ШИМ последних линеек от TI, Infineon - функционал можно сказать идентичный, с небольшими нюансами. Полную документацию что на шим-контроллеры, что на силовые транзисторные ключи последних моделей Инфинеон предоставляет только при подписании соглашения о неразглашении.

Это понятно, как раз и смотрю на 3-выводные кондеры как на дополнение к bulk алиминий-полимерным, керамике 0805, 0603, с собственным резонансом на значительно более низких частотах; на замену россыпи большого кол-ва 0402 Спасибо за рекомендации, приму к сведению. По стеку есть возможность поднять пары питание/земля ядра на один слой ближе к потребителю. Источник питания - силовые транзисторные ключи и "цифровой" ШИМ-контроллер от Renesas/Intersil с обратной связью/remote sense, снимающей показания выходного напоряжения, например, с контактных площадок под BGA (смотря куда завести дифф. пару обратной связи). Возможно Вы неправильно поняли, я уточню - устрояство в "в железе" не произведено, собрано. Находится на этапе оптимизации развязки по питанию. Как указывал в первом сообщении, анализ плотности токов и падения напряжения провели, небольшие правки понадоблось внести. В целевые 3% укладываемся. Это без учета возможности снятия ШИМ-контроллером показаний выходного напряжения непосредственно на выводах микросхемы-потребителя, или рядом, если расположить равноудаленно от двух микросхем с общей цепью питания от одного регулятора напряжения. Наш случай. Я всего-лишь придирчивый, нудный "заказчик", однако за за наводку на ресурс и литературу Вам спасибо.

ну почему же не интересней? более низкие значения импеданса на более широком частотном диапазоне. Сравните лоб в лоб графики обоих кондеров. А вообще было бы интересно не только мне прочитать более развернутое ваше мнение насчет сравнения в качестве развязки по питанию данных двух типов конденсаторов. Интерес был глянуть что из себя представляет конкретная отоладочная плата в плане частотной зависимости импеданса цепи питания ядра. Тем более, как писал ранее, опыта в вопросе оптимизации импеданса цепей питания не было до этого. Насчет чрезмерного кол-ва - возмоджно Вы правы. Для оценки был выбран наиболее простой путь - на каждый пин питания по развязывающему кондеру типоразмера 0402. В плане оптимизации стека и топологии печатной платы есть несколько мыслей/вариантов, влияние которых на импеданс цепи питания будет оценено в ближейшее время. Увеличить распределенную емкость объемного резонатора (слой питания+диэлектрик+слой земли), снизить индуктивность переходных отверстий, по возможности расположить пары слоев питание и земля поближе к микросхеме-потребителю. Сигрити 19, пакет OptimizePI. Да, насколько я знаю, Гиперлинкс позволяет выполнять анализ целостности питания, целостности сигналов. Оптимизацию по постоянной составляющей (падения напряжения, плотности токов), и частотной (импеданс цепей питания)

Частотную зависимость импеданса цепей питания Сигрити изображает на графике так, как это выглядит со стороны БГА-шаров микросхемы-потребителя. Да какие тут исследования? :) Не понял вашу мысль насчет изучения схемы, будьте добры уточните. Спасибо за преджложение, на данном этапе хотелось бы обойтись без экзотики. А если уж применять экзотику, тогда, при прочих равных, можно подобрать поинтересней варианты. Например такой - трехвыводной чип-конденсатор от TDK CKD61BJB0J475 Понимание этих нансов имеется ;) Цель была посмотреть на частотную зависимость импеданса цепей питания в подобного рода "жирных" платах с прожорливыми потребителями-ПЛИС на борту.

Да, вендора микросхемы Вы верно определили. ug583 от Зайлинкса, конечно же, бегло был прочитан в свое время. Но, как говорится: "повторение - мать учения". Спасибо, что напомнили :) Предлагаемый в данном документе вариант матрицы развывающих конденсаторов не смог обеспечить целевое значение импеданса цепи питания ядра (VCCINT) до частоты 1МГц. По такому методу и действуем на данном этапе. До начала анализа целостности цепи питания этот нюанс впринципе был понятен. И то, что выше частот ~100МГц обеспечить "низкое" значение импеданса силами керамических конденсаторов, расположенных только на печатной плате, впринципе не возможно из-за паразитных ствойств - монтажная индуктивность. И импеданс на частотах выше ~100МГц формируется в первую очередь набором развязывающих/блокировочных конденсаторов на подложке самой микросхемы 8. PWR - 4, 5; GND - 3, 6 Пример "голой" ПЛИС с подключенными только выводами питания ядра и землей, без подключенных I/O выводов под трансиверы и прочие прелести Зайлинкс в том же UG583 рекомендует ориентироваться на значение в 25% от тока потребления ядра. Интел в документации на PDN Tool 2.0 для Stratix 10 ведет речь про 30-50% 0.85v* 0.025(допуск по пульсациям из документации зайлинкса 3% - 0.5% точность установки выходного напряжения модулем VRM) / 80A * (0.25-0.45) Токи потребления ядра из XPE (Xilinx Power Estimator) Да, обе ПЛИС питаются одним 7-фазным регулятором напряжения. Целевой ориентир по КПД подсистемы питания ~90%. При необходимости, ШИМ-контроллер позволяет отключать и подключать налету фазы питания, взависимости от нагрузки и заданных параметров. В качестве примера промоделировали цепь питания ядра одной из свежих "топовых" отладочных плат от Xilinx - VCU128 (VIA in pad и прочие прелести). Получили следующий результат:

Конечно, свет клином на Кейденс не сошелся. Важнее результат, а не примененный инструмент/САПР. Тот же SIwave от ANSYS даже напрямую без конвертации в ODB++ работает с *.BRD файлами. Если вкратце, то целевое значение импеданса цепи питания ядра - 0.6-1 мОм. Только на PWR выделенно два слоя с полной заливкой, 70мкм, и два земляных слоя. В качестве развязки по питанию - размещение керамики 0402, 4.7мФ непосредственно на переходные отвертстия идущее на контактные площадки под все BGA шары питания (около 70шт). Плюс расположение в непосредственной близости от микросхемы около десятка 0603 0805 значительно бОльших номиналов, и нескольких алюминий-полимерных 470мФ (с низким ЭПС 4.5 мОм) - все это на данном этапе позволо добиться следующего результата Из графика видно, что значение импеданса цепи питания до 1мОм удердживается до частоты около 10МГц. По причине отсутствия опыта выполнения анализа по частотной составляющей, и оптимизации импеданса цепей питания с большими токами, пока остаются неясными седующие моменты - до какой частоты удерживать целевое значение импеданса цепи питания, каким должен быть угол наклона кривой импеданса. Частота работы целевой микросхемы до ~900МГц Питание на 7-фазном ШИМ-контроллере + 60А силовые транзисторные ключи

EvilWrecker, Мы же должны понимать, что цель подобного рода семинаров не обучить всем нюансам, а прорекламировать свои услуги. Но здесь палка о двух концах - сразу поонятен "уровень" специалистов. Ответ на Ваш вопрос почему Сигрити - устройство разработано в пакете Аллегро, так же был опыт выполнения анализа по постоянной составляющей (плотности токов, падения напряжения) в Sigrity PowerDC Александр Мылов, Данные приведены верно.

Здравствуйте. Прошу помощи или ищу проектировщика с опытом работы в САПР Cadence Sigirty для выполнения оптимизации топологии цепей питания по частотной составляющей (импеданс сети распределения электропитания) в разработанном устройстве. Имеется спроектированное устроство с двумя основными потребителями на печатной плате, по 80А на микросхему. Своими силами выполнена оптимизация топологии печатной платы на основе анализа токовых нагрузок (плотности токов и падения напряжения) в пакете Sigrity. На данный момент стоит задача по оптимизации цепей питания (до целевого значения импеданса) с выявлением резонансных частот, путем подбора матрицы блокировочных/фильтрующих конденсаторов, их расположения, номиналов и количества.

Доброго времени суток. Есть ли на этом форуме проектировщики с опытом работы в Sigrity, которые могли бы на платной основе проконсультировать относительно проведения анализа целостности сети распределения электропитания по частотной составляющей уже имеющегося дизайна устройства?

В первом сообщении указал, что все подробности можно получить через личные сообщения, так же привел электронную почту для связи Более того скажу, на этот проект выделена 6-слойная ПП

? Ищется инженер-проектировщик с опытом разработки устройств на базе микросхем ПЛИС/FPGA для проектирования устройства по ТЗ. Желателено наличие навыков выполнения анализа целостности питания - определение чрезмерного падения напряжения и высокой плотности тока в узких местах полигонов (Cadence Sigrity, Mentor HyperLynx, AltiumDesigner PDN Analyzer).

Здравствуйте, списались с вами через личные сообщения. Здравствуйте. Первичная связь через личные сообщения.

Здравствуйте. Требуется услуга по проектированию печатной платы относительно простого устройства на базе ПЛИС фирмы Xilinx согласно ТЗ. Без высокоскоростных интерфейсов, с применением готовых схемных узлов, использующихся в разного рода референсных дизайнах отладочных плат на базе ПЛИС от Xilinx. Связь через личные сообщения.