Jump to content

    

Fillya

Участник
  • Posts

    35
  • Joined

  • Last visited

Everything posted by Fillya


  1. Здравствуйте! Что как с программными пакетами, может быть возможна заливка на Rutracker данного набора программ?
  2. Здравствуйте! Столкнулся со следующей проблемой. Есть различные материалы (ядра и препреги) различных производителей и, соответственно, для заказа предлагаются различные полные наименования. При этом на сайте я не могу найти расшифровку для материала так, как это было бы для какого-либо элемента. В частности для материалов ISOLA IS420ML 0.250B H018/H018 и DURAVER-e-Cu 104 ML. Стандарты IPC, откуда и взяты, как я понял, данные сокращения, полноценные тоже найти не могу (только вырезку). Наверное, простую плату на изготовление можно и так отправить, будет работать из чего сделают, но всё же хотелось бы понять, что да как в мире поставки материалов (и указать это в Altium Stackup Manager, где же ещё...). До сих пор выяснил, что 104 это тип материала (плетения стекловолокна и содержания смолы, H018... это толщины меди с двух сторон ядра, B это вроде принадлежность к какому-то классу по IPC, а вот ML и 0.250 пока остаются загадкой. Заранее благодарен за просвещение в нелёгком вопросе поиска расшифровок!
  3. Я, честно говоря, только начал знакомство с Linux (RHEL потому что именно она мне нужна в данный момент), и по этой причине тыкнулся в отсутствие первого пакета, которые увидел (5.6) и решил, что его нет. Наверное, привычка от Windows... Спасибо за ответ, посмотрю в репозитории, наверняка там действительно лежит самая новая версия. Спасибо за ответ! Если установка с помощью make остаётся невидимой для yum, то есть ли "правильный" способ удалить всё установленное (а не только удалить созданный каталог), чтобы откатиться на этап # yum install libX11-devel freetype-devel zlib-devel libxcb-devel \ libxslt-devel libgcrypt-devel libxml2-devel gnutls-devel \ libpng-devel libjpeg-turbo-devel libtiff-devel gstreamer-devel \ dbus-devel fontconfig-devel И попробовать ещё раз, не опасаясь того, что какие-то старые данные остались в системе и могут помешать новой установке?
  4. Доброго времени суток. Мне для Linux RHEL 6.1 необходимо установить wine, для последующей установки посредством данной программы дистрибутивы под Windows. Для этого я выполнил следующие действия: Оформил подписку через менеджер и скачал обновления: # subscription-manager register # subscription-manager attach --auto # yum clean all # yum update # yum groupinstall 'Development Tools' # yum install libX11-devel freetype-devel zlib-devel libxcb-devel \ libxslt-devel libgcrypt-devel libxml2-devel gnutls-devel \ libpng-devel libjpeg-turbo-devel libtiff-devel gstreamer-devel \ dbus-devel fontconfig-devel После я начал непосредственно установку wine: # cd /usr/src # wget https://dl.winehq.org/wine/source/5.x/wine-5.6.tar.xz # tar -Jxf wine-5.6.tar.xz # cd wine-5.6 # ./configure --enable-win64 После чего консоль вернула мне ошибку, связанную с отсутствием некоторого bison соответствующей версии. Устанавливаю его: # wget http://ftp.gnu.org/gnu/bison/bison-3.4.tar.gz # tar -zxvf bison-3.4.tar.gz # cd bison-3.4/ # ./configure На этом этапе он мне выдаёт несколько предупреждений о том, что у меня нет OpenGL и некоторых других программ, поэтому они поддержаны не будут, я пропускаю: # make # make install Думаю, что программа установилась (так и есть, судя по всему), возвращаюсь к установке wine с этапа конфигурации: # ./configure --enable-win64 После этого он мне выдаёт новую ошибку, также на изображении видны соответствующие архивы и каталоги с в файловой системе. Объясните, в чём я ошибаюсь при установке и почему появляется ошибка, также мне неясно, почему раз bison-3.4 установлен, я его не вижу с помощью команды # yum list all (зато вижу несколько файлов, подсвеченных в списке жёлтым и красным). И могу ли я удалять каталоги bison-3.4 и wine-5.6 (и как правильно это сделать)? Заранее благодарен за помощь!
  5. Спасибо большое! Как вы и говорили, все трудности ушли. Касательно MDR_LEGACY я понимаю, что они хотят обновлять содержимое библиотек и внесли в версию предупреждения по этому поводу, а что касательно extern "C"? У меня нет старых версий, но кажется данное выражение там было. Можно услышать о том, почему такое включение сработало и предположение о том, почему его изначально там не было? Заранее благодарен за доп. ответы :)
  6. Я не могу убрать явно включённые файлы - они подключаются автоматически после включения библиотек ядра и периферии в Manage Run-time Environment и функции удаления для них нет. После компиляции они все, как вы и говорите, присутствуют в виде списка под соответствующим исходником. З.Ы. Убрал библиотеку Core, оставил только драйвера блока тактовых частот и портов ввода-вывода - ошибки те же самые, а категория CMSIS исчезла
  7. Доброго времени суток. После пары программ на STM32 (я не очень опытный программист) решил попробовать отечественный контроллер 1986ВЕ4У. Написал на нём в своё время несколько программ и они работали. При открытии через год тех же программ, они работают (хотя появляются предупреждения вида (прил. 1). При попытке создать новый пустой проект появляются ошибки, которые начинаются с библиотечных (прил. 2). Кто-нибудь может подсказать, в чём тут дело? Допускаю, что может я что-то забыл.
  8. Правила для разводки работают на всех слоях, трассы изменяются после перехода через ПО. Инструменты также все работают, я развожу вблизи инструментов In. diff. pair routing, в пространстве платы multi-routing. Для заданных линий правила применяются, для мою выделенных отдельно не применяются - в соответствии с задумкой. Не работает только выравнивание именно для дифференциальных пар. Возможно, исходя из второй строки ваших предположений, стоит к классам слоёв, для которых определены правила, также добавить и класс пар, чтобы наверняка указать системе на принадлежность одного к другому. Класс с All попробую добавить. Соответственно на изображениях видно, что всё есть и всё работает. Правка вручную при отсутствии автоматизированного редактирования дифференциальных пар - довольно долгое занятие, которого хотелось бы избежать. По поводу замечания - я считаю, что дифференциальная линия (пара) всё таки пара, то есть пара линий, которые управляются двумя транзисторными каскадами, работающими противофазно и создающими два сигнала различной полярности, которые схлопываются на резисторе у нагрузки, образуя у входов приёмника полезный сигнал. Конечно, при сильном разнесении двух линий теряются основные преимущества дифференциальной пары, но тут есть и некоторые явные и не очень, пусть и не такие значительные, но преимущества, которые я использую в данной разводке потому-что могу и потому что удобно, ну и потому что работать будет, как только я решу возникшую задачу с САПР) З.Ы. На самом деле в основном потому что просто удобно и пространство позволяет в данной плате.
  9. Будет по-вашему. "Излишек" я удалил, "Кусочек" я добавил, очень верю в то, что мне это поможет (в очередной раз справиться с какой-то невероятной особенностью программы). Так же замечу, что редактировать одну линию (Equalize Net Length) вполне себе можно в соотв. с правилом. Даже не знаю, может какие-то правила конфликтуют
  10. Доброго времени суток! При разводке дифференциальных линий возникла ошибка, которая не позволяет использовать опцию Interactive Differential Pair Length tuning. При попытке выделить дифф. пару такой опцией возникает поясняющее окно "This primitive cannot be tuned, No Differential Pair Routing rule found" хотя правила для разводки есть, более того их два для параметров дифф. линий на внешних и внутренних слоях, созданных для соответствующего класса. Также есть правило по максимальному разбегу длин этих линий, которое прекрасно отображается в окне PCB жёлтым цветом. Кроме того наблюдал такое явление - строго задан зазор, но в некоторых местах проводники могут сойтись на более близкое расстояние, по сути, нарушив правила, присвоенного для данного класса. В HyperLynx линии после экспорта считаются одиночными даже после присвоения им параметра DP в меню Setup и назначения моделей для дифференциальных интерфейсов (от имеющейся по умолчанию Virtex4.ibs). Кто нибудь встречался с такой проблемой? З.Ы. Был старый проект, эскизный. В нём вся плата работает (версия AD 15.0). Правила в нём были не все заданы, также не было отдельной сетки для одного из компонентов, из которого выходят линии. Других различий нет.
  11. Доброго времени суток. После попытки регистрации системы, установленной на win10 через VirtualBox с проверенным наличием доступа в сет, нет возможности зарегистрировать систему ни через консоль, ни через графический интерфейс. После ввода логина и пароля открывается окно "Регистрация системы" со строкой загрузки и подстрочной надписью "Получение списка организаций", которое продолжает работать неопределённое время без каких-либо результатов.
  12. Доброго времени суток. В продолжении вопросов о работе с редактором печатных плат. Столкнулся со следующим - можно ли при интерактивном разведении дифференциальной пары, при переходе на другой слой (Ctrl + Shift + Колёсико) делать так, чтобы переходные отверстия расходились друг от друга на определённое расстояние (зазор) автоматически? Сейчас у меня расстояние между двумя линиями пары 200 микрон, а между участками вскрытия паяльной маски переходные отверстий - 100 микрон (то есть отверстия устанавливаются центрами по ближайшей возможной ширине между линиями из правила), хотелось бы увеличить данный зазор до 200-300 микрон. В редакторе окне правил есть таковые для расстояния между краями стволов (holes), между металлизацией элементов, но в моём случае (при автоматической установке переходных отверстий при интерактивной трассировке), установление данных правил не оказывает никакого влияния на положение отверстий. Есть способы решения такой задачи? З.Ы. Отверстия подсвечены ошибкой из за того, что между ними провёл обычную линию, без неё ошибок не будет.
  13. 1. Имеется ввиду, что есть соединитель уже готовый. кем-то нарисованный. Я для него в своём проекте использую отдельную сетку для удобства разводки, но контактные площадки (их 4 ряда) данного соединителя (их центры) не желают вставать в перекрестья сетки, Я так понимаю, что всё посадочное место центрируется относительной какой-то одной точки, а мне хотелось бы, чтобы соединитель встал ровно именно контактными площадками по сетке. 2. Да, изменение зазора, но не как правило, а как часть описанной геометрии. Как вы подтвердили, это будет невозможно, т.е. либо копировал-вставил, как ответили вы, либо делать Snippet, либо можно попробовать извратиться скриптами,
  14. После установки по необходимости Linux, сначала версии 8.4, затем версии 6.7, столкнулся с тем, что не могу создать общую папку Win10-Host RHEL6.7-Gost. Если кто-то уже сталкивался, опишите алгоритм с подробностями, по руководствам в сети до ума ничего довести не смог (из того, что выглядело, как подходящее для Red Hat. Может, мне нужны заранее какие-то приложения накатить на систему. З.Ы. Gost Additions я устанавливаю, соответствующий знак появляется на экране ОС, а вот дальше с получением доступа к папкам, заданным в VirtualBox начинаются трудности (на RHEL 8.4 я не мог получить к ним доступ, на 6.7 они и вовсе не желают появляться).
  15. Доброго времени суток. Столкнулся с двумя, наверное, распространёнными трудностями. 1. Не могу отцентрировать контактные площадки соединителя по сетке. Создал для него отдельную сетку на плате, т.к. шаг его выводов 1,27 мм отличается от значений глобальной сетки. Не могу расположить его так (например, с помощью Align to grid), чтобы центры площадок встали на перекрестья сетки как на сетке 1,27, так и на кратно меньших ей. Есть решение? 2. При разводке дифф. пар можно как-либо настроить расположение переходных отверстий и/или проводников рядом с ними в определённой геометрии (не появление двух отверстий на линиях при переходе, а расширение трасс, два переходных + два/четыре симметрирующих + схождение трасс к линии на новом слое). Или решение только в том, чтобы пользоваться заготовками из примитивов, выставляя их на пути, определяя и соединяя с соответствующими разводимыми линиями?
  16. Благодарю за ответы! Подскажите, а насколько вообще реалистично что-то работающее создать человеку, который знаком с электроникой, но не с микроэлектроникой, т.е. вопрос из разряда, если я не специалист данной области, то насколько "простым" может быть переход в неё или хотя бы разработка чего-то "что будет работать", что-то вроде первых комбинационных схем для ПЛИС, первых программ для МК, первых схем усилителей, фильтров, приёмников. Всё таки область довольно "узкая" и в отличие от разработок, описанных выше, спросить совершенно не у кого, кроме того на коленке схему не спаяешь, а, пусть даже и для себя, сделать пару интегральных схем вроде простых регистров, цифровых или аналоговых схем было бы интересно.
  17. Да, увидел ошибку. Смотреть в этой программе явно нужно внимательней Для языков рановато, сначала на основе графического редактора отработать пару программ без различных ошибок.
  18. Я вижу на схеме, что AND3 (Inst1) подключён первым выводом к pin_name1, а вторым к pin_name2 и боле нигде соединений, обозначенных точками, не наблюдается
  19. Доброго времени суток! Исключительно для себя (в свободное время) решил попробовать создать простую комбинационную схему. На ПЛИС Cyclone 4 EP...C8 на отладочной плате (полное название в проекте), при работе в среде Quartus 18 конечная программа работает не как ожидается. Я не могу понять причину, схема простая и составлена верно, все предупреждения, насколько я понял незначительны. Файлы проекта прилагаю в архиве. Сверху проверка на неправильное подключение, снизу искомая комбинационная схема Таблица истинности следующая (кнопки и светодиод) X1 X2 X3 Y1 Из чего при загрузке в ПЛИС получаем X1 X2 X3 Y1 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 1 0 1 1 0 1 0 1 0 1 1 Остальные комбинации нулевые Не все остальные комбинации нулевые PRJ-QVR0 - Begin.7z
  20. Доброго времени суток! Не увидел отдельную тему, хотел узнать, в каких программах происходит расчёт и в каких разводка интегральных схем. связанное вычисление и моделирование, какие существуют этапы. Как ни странно, в сети по этому поводу не так много сведений можно сходу найти. Для моделирования различных структур можно использовать программу TCAD, а как насчёт принципиальных схем и разработки печатных узлов?
  21. Доброго времени суток. Использую HyperLynx для анализа разрабатываемых устройств. Заинтересовался тепловым анализом, выполнил все настройки и... Для материала с теплопроводностью 0.25 (FR-4) получаю одно распределение, для материала с теплопроводностью 2 (IMS-20) получаю другое, при этом температурное "пятно" расплывается, что логично в связи с увеличением теплопроводности, но при этом растёт и пиковая температура платы при тех же рассеиваемых мощностях (плата в 4 слоя: сигнал - земля - питание - сигнал). Сам не конструктор, объяснить такое явление не могу, но интересно разобраться.
  22. К сожалению достойных ответов в данной теме мне получить не удалось, тем не менее удалось получить ответы на заданные вопросы. Тема может считаться закрытой.
  23. Доброго времени суток! Хотелось бы узнать, как инженеры в современное время представляют себе вычислительный блок БАСУ ракеты (активная локация). Опыта у меня немного, а в большинстве книг не указаны тонкости выбора ВБ БАСУ, то есть выбора МК, ПЛИС, ПРОЦЕССРОВ, иных компонентов, их количества, сочетаний. Иными словами, я хочу узнать, в какой конфигурации из жёсткой логики, вычислительных устройств различного рода и дополнительной обвязки (супервизоры, изоляторы, схемы защиты и так далее…) может состоять современный вычислительный блок автоматической системы управления ракетой. Какие интерфейсы могли бы в ней использоваться (низко- и высокоскоростные). Вопрос, понимаю, обширный. Я, как непрофессиональный разработчик, прошу лишь предложить компоновку из некоторых более или менее общих соображений (на более или менее Российской элементной базе, хотя это не обязательно). Как могут разделятся задачи между вычислительными элементами, сколько тактовых генераторов нужно, почему генераторы, а не схема синтезатора частот... Узлы, общие (стандартные) решения и т.д. Лично мне это видится как ПЛИС, которая параллельно обрабатывает на различные признаки принимаемый РЛ сигнал, выдаёт видеоимпульсы для их модуляции и последующего излучения, и мощный контроллер, который принимает данные с ПЛИС и датчиков, и выдаёт управляющие сигналы (возможно еще несколько контроллеров со специализированной задачей). З.Ы. Так как вопрос весьма объёмный, то надеюсь в первую очередь на общие, типовые решения и с радостью приму вместо длинных ответов ссылки на различные статьи, книги и их отдельные части, заметки на сайтах, которые приводят примеры возможных узлов, схемотехнических решений, способов их расчёта. З.Ы.Ы. Сам я только начинаю входить в мир непосредственной практики (у меня только недавно глаза открылись на то, какое многообразие электронных изделий существует на сегодняшний день), поэтому опыта не очень много, кроме того я знаю, что такие системы разрабатываются целыми коллективами. И всё-таки хотелось бы за Н месяцев разработать примерную систему (принципиально только некоторые узлы, о которых спрашиваю), которая не была бы совсем ужасной с точки зрения решений и теоретически могла бы работать (после возможной доработки её).