Jump to content

    

dvlwork

Участник
  • Content Count

    69
  • Joined

  • Last visited

Everything posted by dvlwork


  1. Не выравненной. Не определяет. Используется как сброс для всех триггеров без исключения при включенной глобальной опции DEV_CLRn (см. документацию на FLEX10K)
  2. Можно еще посмотреть у ISSI всякие CellularRam/Pseudo SRAM HyperRAM Synchronous SRAM
  3. И в чем принципиальная разница? И там и там (ASIC/FPGA) STA сошёлся. Почему для ASIC моделирование с SDF имеет смысл, а для FPGA - нет?
  4. Рассматривайте чтение значения со счетчика Грея, как текущее или предыдущее вследствие метастабильности. А предыдущее и текущее могут различаться более чем на единицу.
  5. Modelsim Altera Started Edtion имеет ограничения по наложению sdf. Это работает только для альтеровских примитивов. Т.е. для функционального моделирования достаточно исходников (любых), а для временного подойдут только примитивы altera. Ну и эта версия в десятки раз медленнее нормальной коммерческой.
  6. А исходники - в виде репозитария/группы репозитариев на github. Если кто-нибудь захочет вам помочь с описанием и приведением в нужный вид - будете принимать коммиты. А если желающих не будет - вы ничего не теряете. PS. Это, конечно, если нет идеи монетизировать свои наработки.
  7. Для грубой оценки подойдет такой расчет. Все измеряют в базовых логических элементах - LUT4 + FF XILINX (LUT6) = 1.6 BLE Альтера ALM = 2.5 BLE (ALM Stratix5 = 2.5*1.06 BLE)
  8. Длительность WR больше полупериода частоты ПЛИС, поэтому, с извращениями, можно попробовать работать по обоим фронтам. Но, ИМХО, dcfifo/elastic buffer - лучший выход.
  9. Питание входной части клоковых буферов.
  10. Ну вы сразу описывайте: моделирование корректно работает? STA сходится, все констрейны описаны? Предупреждения при синтезе серьезные есть?
  11. На bash не проще? Что-то вроде этого: cat file |sed 's/#.*//'' |grep -v '^ *$' |awk -F, '{printf "%s\t%0.2f\n", $1, ($4+$5)/2.0}'
  12. Netlist Viewer -> Technology Map Viewer (Post-Fitting)
  13. Речь скорее всего о каком-нибудь научно-исследовательском институте радиосвязи или тому подобном. Т.е. не учебное заведение, а какой-нибудь секретный ФГУП.
  14. На Альтере это эмулируется. Вроде бы хватает 4-х LUT4 и одного триггера.
  15. Чего вы набросились-то? Может кому и удобно будет. Я бы конечно сделал бы преобразование из dc_sheel в формат вывода ls -laR, а дальше обычным ls-fuse
  16. Что пишут, функциональную верификацию?
  17. по quartus_sh --help=makefiles Квартус делает шаблон make файла. А дальше правка руками. Что касается подсчета и фильтрации - разумеется не будет. Тут же нет gui. Я обычно пользуюсь grep/grep -c на rpt файлы.
  18. Как вариант руками запускать: quartus_map quartus_fit ... Или сделать make файл (quartus_sh --help=makefiles), а уже там целями крутить.
  19. Промоделируйте получившийся нетлист с задержками, опишите констрейны.
  20. А почему нельзя первый отсчет суммировать к общей сумме, а последний вычитать? И кольцом по памяти.
  21. Скорее всего это глобальные буферы от Altera. После них сигнал выходит на глобальное дерево. Легко можно заменить на assign
  22. Напряжение питания банков какое? Возможно ток течет через ESD диод на питание банка.
  23. Выходной Verilog - '*.vo', рядом как правило несколько '*.sdo' для разных углов. Констрейны в Quartus разумеется возможно, но это будут констрейны для EPF10K100E.