Поделитесь, пожалуйста, спецификациями IEEE 802.3bz, если есть у кого. Не могу найти их бесплатно в открытом доступе.

Есть задача подключить к процессору физик ethernet на RTL8211FSI-VS есть требование о наличии PTP. У RTL8211FSI-VS имеется вход PTP_CLKIN. На него хочу подать от генератора 125 МГц, но в регистре PTP_CLK_CFG RTL8211FSI-VS есть 6:5 биты с помощью которых можно выбрать частоту подаваемую на вход PTP_CLKIN: 10 МГц, 25 МГц и 125 МГц. Предполагаю, что частоты 10 МГц и 25 МГц используются когда период синхронизации на столько велик, что счетчик PTP переполнился бы при частоте 125 МГц. Требований к точности синхронизации нет. Самое простое решение это поставить генератор на одну частоту, но на какую? Или может быть поставить перестраиваемый генератор? Весь интернет обшарил в поисках информации, о PTP, но в основном попадается информация в части программного обеспечения, какой нибудь reference design пусть да же на другой физик найти не смог. Третья неделя как пошла, а окончательного решения принять по этому вопросу ни как не могу.  

Еще нужно раздать этот сигнал на 2 физика, может кто подскажет тактовые буфферы доступные сейчас к покупке, китайские какие нибудь. 

1. Есть некая железкая со статусом  "CLIENT"

2. Есть комп с серверной программой в другом городе.

Не удается установить связь между клиентом и сервером.

Все порты прописаны правильно.

Адрес IP со стороны сервера - белый т.е. статический.

В роутере так же все форвардинг прописаны и уверен - правильно.

В чем может быть проблема  ? Железка пытается достучаться до сервера каждые 4 секунды... Может проблема в лимите передачи данных ? На что обратить внимание ?

Подскажите, пожалуйста, у кого-нибудь есть опыт работы с микросхемой К1923КХ02GI. Это многопортовый коммутатор 10/100/1000 от Миландра.

Насколько много глюков? Как вообще впечатление от тех. поддержки Миландра на данный момент?

Есть желание сделать на этой микросхеме поделку, но при этом есть устойчивое ощущение захода на хорошо заминированное поле 🙂

Подскажите пожалуйста, кто знает, как можно организовать Telnet по LAN(Ethernet)?

Есть установка, она управляется удаленно по Telnet LAN.  Я ранее не организовывал подобное, только TCP-IP. Не понимаю Telnet LAN, это Ethernet в рамках TCP-IP или UDP?

Мне нужно организовать подключение через STM32F429

Согласно описанию, есть предположение что это возможно по  TCP-IP + ASCII команды в рамках JSON..?

П.С. Речь идет о установке УПУ-6

Всё что TI, Microchip имеют очень большие сроки поставки...

Может есть какие-нибудь китайские PoE PD, которые можно относительно быстро купить?

Нужен самый простой вариант Type 1 Class 2.

Даже в чип и дип цена на удивление не большая.

Изучение PDF не выявило каких либо непоняток.

Может кто-то уже успел попробовать в деле ?

Есть проблема с запуском коммутатора RTL8304MB - 3 порта PHY и один RMII. Раньше использовали KSZ8863RLL и всё устраивало, но в свете последних событий доступны пока только Realtek. 

В чём суть проблемы - запускаю коммутатор на своей отладочной плате (сделана по мотивам референсного дизайна). Все страп-пины соответствуют даташиту. Питание, соединение с микроконтроллером - всё проверено.

Коммутатор запускается как стэндэлон (порты PHY работают, пакеты между ними бегают), а надо с подключением микроконтроллера по RMII. Вывод RMII_LINK_STA, который согласно даташита должен отображать состояние линка на RMII, 

говорит что LINK_UP (на RMII). Для инициализации использую SDK от Realtek для данного (RTL8304MB) коммутатора. Делаю всё согласно SDK_API_ProgrammingGuide, однако не помогает. Чтение MiB counters для каждого порта после старта

показывает, что порты с PHY нормально принимают/передают пакеты между собой, но в порт соответствующий RMII ничего не попадает. Может быть у кого-то есть опыт использования данной микросхемы, куда копать? 

Вот есть некий 1 Gigabit Ethernet PHY, полагаю, что не так важно, какой, одновременно осуществляющий приём и передачу, скажем, UDP пакетов размером 1472 (MTU 1500) на полной скорости. Вопрос: скорости на приём и передачу будут строго одинаковы или нет? Или зависит от условий -- например, мастером ли в линке является PHY или нет?

До сего момента я полагал, что битовая скорость на приём и передачу вроде должна быть одинакова -- там же link-партнёры подстраиваются под общую несущую (мастер её задаёт, слейв к ней фапчуется), чтобы осуществлять всякие обработки сигналов типа эхоподавления, а главное -- эффективно вычитать местный сигнал из супрепозиции сигналов в линии. Но вот столкнулся с таким эффектом: запускаю тест на полной скорости, в FPGA организован Loopback по UDP (что пришло с UDP, тут же заворачивается через FIFO обратно туда же на передачу), и вижу, что при достаточно большом количестве пакетов (100 тыщ и более) возникают пропуски октетов на входном буфере (у меня это в MAC Rx). Исследование показало, что источником торможения является буфеp передатчика МАС -- по всей петле loopback'а цепочка, а там оно упирается в выходную скорость.

Тактовые домены MAC Rx и MAC Tx, конечно, разные -- Rx тактируется клоком от PHY, а Tx тактируется местным FPGA. Т.е. понятно, что хотя частоты одинаковые (125 МГц), но они разные, т.к. у них разные источники. Но вот тут всё же не понятно. Например, если PHY договорился быть мастером, тогда его тактовая, которую он получает по tx_clk от MAC, и должна задавать тон всей передаче -- и удалённый узел должен под эту частоту подстроиться. Тогда, вроде, скорости передачи и приёма должны быть одинаковы. Если PHY получился слейвом, то тогда ему несущую навязывает удалённый узел, и скорость приёма будет в точности определятся тактовой частотой удалённого узла. Но тогда PHY как-то должен синхронизироваться под эту несущую -- у него внутри должен быть типа elastic (или хотя бы CDC) буфер, и тут скорости могут быть разными. У меня разница выходит порядка 64 ppm.

Растолкуйте, кто знает?

P.S. Offtopic

в выражении "источником торможения является буфеp передатчика МАС" при отправке сообщения движок форума уверенно заменял слово "буфеp" на [censored]. Что нецензурного он нашёл в этом слове, не понятно. Чтобы слово всё же напечаталось, пришлось последнюю букву заменить на английскую пи.

В чем, собственно, суть. Сеть у меня должна быть по возможности строго детерминированной, т.е. внеплановых мероприятий в виде всяких ARP-запросов со стороны компа быть не должно. Вернее, хотелось бы руками запускать процедуру обучения внутренней ARP-таблицы, и после завершения обучения запретить обновлять или удалять записи из таблицы.

Желание сотворить такое появилось после взгляда на WireShark. Из-за особенностей обменов по сети (по запросу девайсы кучей отправляют кадры данных) хост время от времени "забывает" кто есть кто, и массово рассылает ARP-запросы (время между соседними ARP-запросами прямо совсем небольшое - сотня мкс или около того). В силу того, что эти запросы broadcast, их должны принять все девайсы. В пачке этих запросов может быть сразу на все количество девайсов, из-за чего в некоторых девайсах забивается очередь приема, т.к. памяти на входящие кадры выделено не много. Т.е. кто-то может потерять (не увидеть) пакет ARP-запроса, не сформировать ответ, и это заставит Linux/Windows попробовать снова, но через некоторое время (если честно, это время может быть разным). А может просто забить на это дело, типа "я не нашел кому отправлять, поэтому больше пытаться не буду". Такие истории я хочу исключить. Т.е. обучить сетевой стек заранее, а потом в процессе нормальной работы больше не выставять скопом широковещательные пакеты.

Я заметил, что по крайней мере виндовый сетевой стек после обучения периодически шлет уже не широковещательный, а направленный (unicast) ARP-запрос. Это уже не так страшно, т.к. такие запросы фильтруются по MAC каждым девайсом и это не забивает входящую очередь. Но тем не менее, время от времени винда снова направляет ARP-ы уже бродкастом. Не порядок.

Можно ли как-то повлиять на политику обновления ARP-таблицы, политику широковещательных запросов, направленных запросов и т.д., чтобы эта ситуация была более предсказуемой?

Очень ищу документацию на микросхему 88X3310-A1-BUS4C000. Может кто может помочь?

Подскажите, как правильно соединить сабжи ?

попробовал так

w5500 не пингуется

так

пингуется, но 20-30% потерь

попробовал так

опять не пингуется 

знающие люди, подскажите, как всё-таки правильно из соединить 

Кто что может подсказать о наличии отечественных Ethernet Physical Layer Device для Fast Ethernet и Gigabit Ethernet ?

1GbE PHY KSZ9031RNX, подключен к Zynq-7000 PL посредством RGMII (там другого варианта и нет), приходит фрейм, при этом на rx_ctl во время поступления фрейма торчит лог. 1 -- такой красивый прямоугольный импульс получается. Т.к. там DDR интерфейс, то на этом сигнале попеременно должны присутствовать rxdv (по фронту) и rxer (по спаду). Т.е. если ошибок нет, то там должен быть меандр, а не импульс. При этом смотрю содержимое фрейма (захватываю ILA), всё приходит корректно, ошибок нет.

Вопрос: это аномальное поведение данного PHY или так и должно быть, а я просто чего-то не понимаю?

И попутно ещё вопрос: в доке на эту микросхему сказано, что по пути Tx она никаких сдвигов между данными клоком не делает, что это ответственность MAC -- добавить сдвиг порядка 2 нс или реализовать эту задержку на печатной плате. Есть ещё вариант внутри PHY подкорректировать до 1.38 нс, но я не стал этого делать, оно вполне несложно реализуется в FPGA. И вот не работает передача: тайминги вроде верные -- смотрю на пинах PHY, сдвиг клока ровно четверть периода, а на хосте не ловится. Включал loopback по линии, это работает, т.е. с кабелем и физикой всё в порядке.

Возникает подозрение, нет ли тут какой-нить особенности или бага (хотя ерату просмотрел внимательно на два раза, ничего на эту тему не увидел)? Может кто-нибудь сталкивался?

До некоторого времени использовали 3-х портовые свитчи от Micrel типа KSZ8873, KSZ8863, KSZ8463 с полезной функцией Self-Address Filtering. С её помощью можно было реализовывать HSR. Сейчас некоторые из них помечены как "Not Recommended for new designs".
Может ли кто-нибудь подсказать аналоги, возможно других производителей?

Не совсем в тему, но смежное: стоит старый стационарный телефон, есть и RJ-11 и RJ-45, прикупил радиотелефон DECT, подключаю, но не гудит. В стационарный идёт тоже 2 провода, но радиотелефон молчит. Подскажите пожалуйста в чём причина и как лечится.

Но какая такая логика заставляет драйвер сетевой карточки тасовать очередность пары пакетов в час а то и чаще?🙂

Сходу очевидных причин делать так не вижу. Т.е. с чего бы винда или линух (без промежуточных коммутаторов и роутеров, разумеется) могла менять очередность отправки кадров, если программный порядок строго одинаковый (для чистоты эксперимента)?

Никак не получается настроить VLAN в указанном коммутаторе.

Цель - сделать так, чтобы с порта 1 все шло только на порт 3, с порта 2 все шло только на порт 3, с порта 3 можно было бы отправлять и на порт 1 и на порт 2.

Порт 3 это порт микроконтроллера.

Что делаю.

1. Включаю функцию добавления тага по умолчанию и удаление тага на выходе порта.

2. Настраиваю членство для портов:

     - порт 1 состоит в группе порта 1 и порта 3

     - порт 2 состоит в группе порта 2 и порта 3

     - порт 3 состоит в группе порта 1, порта 2 и порта 3

3. Настраиваю для портов таги по умолчанию: 

    - для порта 1 - таг по умолчанию равен 1   

    - для порта 2 - таг по умолчанию равен 2

    - для порта 3 - таг по умолчанию равен 3

4. Разрешаю для всех портов подстановку постановку тагов по умолчанию.

5. Настраиваю таблицу VLAN

    - первый элемент таблицы - членство для портов 1 и 3, FID = 1, VID = 1

    - второй элемент таблицы - членство для портов 2 и 3, FID = 2, VID = 2

    - третий элемент таблицы - членство для портов 1, 2 и 3, FID = 3, VID = 3

6. В глобальном регистре настроек включаю разрешение работы VLAN.

В итоге. На порт 3 приходит все и с порта 1 и с порта 2. Пакеты между портами 1 и 2 туда-сюда не проходят.

Но с порта 3 ничего не выходит ни на порт 1 ни на порт 2.

Что я делаю не так ?

void vlan_init(void)
{
	uint16_t data16;

	// PxCR1 -----------------------------
	data16 = ksz8463_read(KSZ8463_P1CR1);
	data16 |= ((2UL << 1) | /* Tag Insertion */
			   (1UL << 1)); /* Tag removal */
	ksz8463_write(KSZ8463_P1CR1, data16);

	data16 = ksz8463_read(KSZ8463_P2CR1);
	data16 |= ((2UL << 1) | /* Tag Insertion */
			   (1UL << 1)); /* Tag removal */
	ksz8463_write(KSZ8463_P2CR1, data16);

	data16 = ksz8463_read(KSZ8463_P3CR1);
	data16 |= ((2UL << 1) | /* Tag Insertion */
			   (1UL << 1)); /* Tag removal */
	ksz8463_write(KSZ8463_P3CR1, data16);

	// PxCR2 -----------------------------
	data16 = ksz8463_read(KSZ8463_P1CR2);
	data16 &= ~(7UL << 0);    // clear Port VLAN Membership bits
	data16 |= ((1UL << 14) |  /* Ingress VLAN Filtering */
			   (5UL << 0));   /* Port VLAN Membership - Port3 and Port1 */
							  /* какие порты будут входить в сеть VLAN1. Только Port1 и Port3. */
	                          /* Т.е. Port1 будет общаться только с Port3. Это будет VLAN1  */
	ksz8463_write(KSZ8463_P1CR2, data16);

	data16 = ksz8463_read(KSZ8463_P2CR2);
	data16 &= ~(7UL << 0);    // clear Port VLAN Membership bits
	data16 |= ((1UL << 14) |  /* Ingress VLAN Filtering */
			   (6UL << 0));   /* Port VLAN Membership - Port3 and Port2 */
							  /* какие порты будут входить в сеть VLAN2. Только Port2 и Port3 */
    					      /* Т.е. Port2 будет общаться только с Port3. Это будет VLAN2  */
	ksz8463_write(KSZ8463_P2CR2, data16);

	data16 = ksz8463_read(KSZ8463_P3CR2);
	data16 &= ~(7UL << 0);    // clear Port VLAN Membership bits
	data16 |= ((1UL << 14) |  /* Ingress VLAN Filtering */
			   (7UL << 0));   /* Port VLAN Membership - all ports - Port1, Port2 and Port3 */
							  /* объединение VLAN1 и VLAN2 на Port3 */
                              /* Т.е. Port3 будет общаться и с Port1 и с Port2. Это будет объединение VLAN1 и VLAN2  */
	ksz8463_write(KSZ8463_P3CR2, data16);

	// PxVIDCR -----------------------------
	data16 = 0x01UL;  // default tag for PORT1
	ksz8463_write(KSZ8463_P1VIDCR, data16);

	data16 = 0x02UL;  // default tag for PORT2
	ksz8463_write(KSZ8463_P2VIDCR, data16);

	data16 = 0x01UL;  // default tag for PORT3
	ksz8463_write(KSZ8463_P3VIDCR, data16);

	// SGCR7 ------------------------------
	data16 = ksz8463_read(KSZ8463_SGCR7);
	data16 &= ~(0x07UL << 0); // clear Unknown Packet Default Port(s)
	data16 |= ((1UL << 7) |   /* Unknown Default Port Enable */
			   (4UL << 0));   /* Unknown Packet Default Port(s) = Port3 */
	ksz8463_write(KSZ8463_SGCR7, data16);

	// SGCR8 ------------------------------
	data16 = ksz8463_read(KSZ8463_SGCR8);
	data16 |= (1UL << 8);   /* Port 3 Tail-Tag Mode Enable */
	ksz8463_write(KSZ8463_SGCR8, data16);

	// SGCR9 ------------------------------
	data16 = ksz8463_read(KSZ8463_SGCR9);
	data16 &= ~((1UL << 11) - 1UL);   /* clear bits from 0 to 10 */
	data16 |=  ((4UL << 8) |          /* Forwarding Invalid Frame */
                                      /* Define the forwarding port for frame with invalid VID */
			                          /* Port3 only*/
				(0x3F << 0));         /* Enable Insert Source Port PVID Tag when Untagged Frame */
				                      /* for all ports to all ports */
	ksz8463_write(KSZ8463_SGCR9, data16);

	// VLAN table init
	// clear all table entries
	for(uint32_t i=0; i<16; ++i)
	{
		ksz8463_write(KSZ8463_IADR5, 0); // VLAN table bits [19:16]
		ksz8463_write(KSZ8463_IADR4, 0); // VLAN table bits [15:0]
		data16 = ((0UL << 12) |          /* write cycle */
				  (1UL << 10) |          /* VLAN table selected. */
				  ((i & 0x3FF) << 0));   /* Indirect Address */
		ksz8463_write(KSZ8463_IACR, data16); // set indirect address and trigger a write VLAN table operation
	}

	union{
		uint16_t dat16[2];
		uint32_t dat32;
	}data32;

	data32.dat32 = ((1UL << 19) |  /* Specifies that this entry is valid, the look up result will be used */
			        (5UL << 16) |  /* Membership - Port3 and Port1 */
			        (1UL << 12) |  /* FID */
			        (1UL << 0));   /* VID */

	ksz8463_write(KSZ8463_IADR5, data32.dat16[1]); // VLAN table bits [19:16]
	ksz8463_write(KSZ8463_IADR4, data32.dat16[0]); // VLAN table bits [15:0]
	data16 = ((0UL << 12) |  /* write cycle */
			  (1UL << 10) |  /* VLAN table selected. */
			  (0UL << 0));   /* Indirect Address */
	ksz8463_write(KSZ8463_IACR, data16); // set indirect address and trigger a write VLAN table operation

	data32.dat32 = ((1UL << 19) |  /* Specifies that this entry is valid, the look up result will be used */
					(6UL << 16) |  /* Membership - Port3 and Port2 */
					(2UL << 12) |  /* FID */
					(2UL << 0));   /* VID */

	ksz8463_write(KSZ8463_IADR5, data32.dat16[1]); // VLAN table bits [19:16]
	ksz8463_write(KSZ8463_IADR4, data32.dat16[0]); // VLAN table bits [15:0]
	data16 = ((0UL << 12) |  /* write cycle */
			  (1UL << 10) |  /* VLAN table selected. */
			  (1UL << 0));  /* Indirect Address */
	ksz8463_write(KSZ8463_IACR, data16); // set indirect address and trigger a write VLAN table operation

	data32.dat32 = ((1UL << 19) |  /* Specifies that this entry is valid, the look up result will be used */
					(7UL << 16) |  /* Membership - Port3, Port2 and Port1*/
					(3UL << 12) |  /* FID */
					(3UL << 0));   /* VID */

	ksz8463_write(KSZ8463_IADR5, data32.dat16[1]); // VLAN table bits [19:16]
	ksz8463_write(KSZ8463_IADR4, data32.dat16[0]); // VLAN table bits [15:0]
	data16 = ((0UL << 12) |  /* write cycle */
			  (1UL << 10) |  /* VLAN table selected. */
			  (2UL << 0));  /* Indirect Address */
	ksz8463_write(KSZ8463_IACR, data16); // set indirect address and trigger a write VLAN table operation

	// SGCR2 (VLAN Enable) ------------------------------
	data16 = ksz8463_read(KSZ8463_SGCR2);
	data16 |= (1UL << 15);  // VLAN enable
	ksz8463_write(KSZ8463_SGCR2, data16);
}