3,356 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Verilog Делитель на 7 (и на 28) 1 2

   Krod
   • 22 replies
   • 4,752 views
   • December 18, 2013
   • Посл. сообщение: dima_spb
3. 

   Зачем запись вида reg <= reg на verilog? 1 2 3

   Golikov
   • 34 replies
   • 4,710 views
   • October 3, 2016
   • Посл. сообщение: Golikov
4. 

   SystemC. Курс молодого бойца 1 2

   keeper
   • 16 replies
   • 4,703 views
   • December 11, 2006
   • Посл. сообщение: Gate
5. 

   SignalTap 2 Logic Analyzer 1 2 3

   Ensider
   • 34 replies
   • 4,703 views
   • June 29, 2017
   • Посл. сообщение: doom13
6. 

   Преобразования типов в VHDL 1 2

   FROL_256
   • 27 replies
   • 4,696 views
   • September 30, 2010
   • Посл. сообщение: Oldring
7. 

   Как правильно написать task automatic на System Verilog 1 2

   Koluchiy
   • 24 replies
   • 4,685 views
   • April 20, 2023
   • Посл. сообщение: Koluchiy
8. 

   Дробные параметры в Верилоге 1 2

   Kluwer
   • 17 replies
   • 4,679 views
   • November 21, 2017
   • Посл. сообщение: blackfin
9. 

   ISA(16 разрядов) 1 2 3

   darkniisiis
   • 30 replies
   • 4,668 views
   • April 15, 2009
   • Посл. сообщение: Kolia
10. 

    Моделирование на уровне вентилей в Questa sim 1 2 3

    seldim
    • 41 replies
    • 4,647 views
    • March 18, 2013
    • Посл. сообщение: yes
11. 

    помогите с фильтром Баттерворта 1 2

    billidean
    • 27 replies
    • 4,643 views
    • March 8, 2015
    • Посл. сообщение: aser
12. 

    задержка сигнала (verilog)

    Костян
    • 10 replies
    • 4,639 views
    • March 10, 2010
    • Посл. сообщение: Костян
13. 

    Генератор сигнала на плис 1 2 3

    Kuzmi4
    • 40 replies
    • 4,622 views
    • December 20, 2007
    • Посл. сообщение: sazh
14. 

    MAC controller для Nexys 3 на Spartan 6 1 2 3 4 5

    Aleksei_Rostov
    • 68 replies
    • 4,619 views
    • May 22, 2014
    • Посл. сообщение: Golikov
15. 

    Декодер Витерби 1 2

    Djony1987
    • 29 replies
    • 4,610 views
    • September 18, 2010
    • Посл. сообщение: Muscat
16. 

    Книга digital-design-and-computer-architecture-russian-translation.pdf - бесплатна?

    1891ВМ12Я
    • 11 replies
    • 4,608 views
    • October 8, 2019
    • Посл. сообщение: 1891ВМ12Я
17. 

    Блокирующее и неблокирующее присваивание в Verilog

    rendat
    • 9 replies
    • 4,587 views
    • May 6, 2016
    • Посл. сообщение: Tausinov
18. 

    Дружить с синтезатором стоит ? 1 2 3

    Мур
    • 42 replies
    • 4,545 views
    • March 24, 2011
    • Посл. сообщение: Shtirlits
19. 

    Захват ШИМ сигнала... 1 2 3 4

    snedelko
    • 51 replies
    • 4,525 views
    • May 15, 2006
    • Посл. сообщение: Golikov
20. 

    Verilog, кошерный использование if ? 1 2 3 4

    Andr2I
    • 57 replies
    • 4,521 views
    • May 13, 2009
    • Посл. сообщение: Kopart
21. 

    Вопрос по работе CASE в Verilog

    jurist
    • 11 replies
    • 4,478 views
    • August 13, 2018
    • Посл. сообщение: iosifk
22. 

    Делитель частоты с дробным коэффициентом

    dak
    • 14 replies
    • 4,444 views
    • February 8, 2016
    • Посл. сообщение: dak
23. 

    Библиотека MATH_COMPLEX.all и FFT на VHDL 1 2 3 4

    acvarif
    • 49 replies
    • 4,431 views
    • February 25, 2014
    • Посл. сообщение: acvarif
24. 

    Реализация конвейера на VHDL 1 2 3

    FROL_256
    • 31 replies
    • 4,430 views
    • October 28, 2010
    • Посл. сообщение: FROL_256
25. 

    Реализация генератора шума 1 2

    Rotor
    • 19 replies
    • 4,409 views
    • January 14, 2016
    • Посл. сообщение: aser
26. 

    работа с DDR2 cyclone IV 1 2

    x66
    • 16 replies
    • 4,391 views
    • July 5, 2015
    • Посл. сообщение: krux