3,356 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   работа с SDRAM (MT48LC8M8A2) на VHDL 1 2

   ecos-rtos.in.ua
   • 25 replies
   • 5,256 views
   • June 19, 2008
   • Посл. сообщение: YuP
3. 

   Tyming Analyzer 1 2 3

   evgenz
   • 32 replies
   • 5,245 views
   • June 24, 2014
   • Посл. сообщение: GAYVER
4. 

   Предупреждения VHDL 1 2 3 4 5

   Worldmaster
   • 64 replies
   • 5,238 views
   • August 28, 2023
   • Посл. сообщение: Worldmaster
5. 

   Подсчет импульсов 1 2 3

   b-volkov
   • 36 replies
   • 5,224 views
   • September 7, 2016
   • Посл. сообщение: rmods
6. 

   Цикл на VHDL 1 2

   sekat
   • 24 replies
   • 5,217 views
   • March 23, 2013
   • Посл. сообщение: Maverick_
7. 

   Как соединить два порта inout 1 2

   egorman44
   • 27 replies
   • 5,196 views
   • September 1, 2014
   • Посл. сообщение: xvr
8. 

   Тернарный оператор VS конструкция if-else 1 2 3

   flammmable
   • 34 replies
   • 5,189 views
   • June 13, 2018
   • Посл. сообщение: iosifk
9. 

   Манчестер на Verilog 1 2

   Egor-ka
   • 27 replies
   • 5,184 views
   • March 1, 2012
   • Посл. сообщение: ys05
10. 

    Проблема с машиной состояний 1 2 3 4

    Little_boo
    • 46 replies
    • 5,181 views
    • February 6, 2007
    • Посл. сообщение: Little_boo
11. 

    Перенос кода с языка C 1 2 3 4 5

    RIMUS1989i
    • 64 replies
    • 5,170 views
    • March 2, 2021
    • Посл. сообщение: Leka
12. 

    Как создать модуль с переменным кол-вом портов? 1 2 3

    juvf
    • 32 replies
    • 5,164 views
    • May 23, 2014
    • Посл. сообщение: des00
13. 

    Масштабирование изображения 1 2 3

    torik
    • 31 replies
    • 5,153 views
    • June 24, 2008
    • Посл. сообщение: Volkov
14. 

    acceleration/deceleration step motor 1 2

    Maverick_
    • 23 replies
    • 5,152 views
    • January 24, 2018
    • Посл. сообщение: Maverick_
15. 

    Простая защелка (latch) на Verilog'е 1 2

    kovigor
    • 17 replies
    • 5,151 views
    • July 22, 2015
    • Посл. сообщение: serjj1333
16. 

    Не получается синтезировать мультиплексор шин 1 2

    misyachniy
    • 28 replies
    • 5,140 views
    • September 20, 2017
    • Посл. сообщение: Kopart
17. 

    Verilog. Правила кодирования на этом языке 1 2

    kovigor
    • 20 replies
    • 5,132 views
    • August 13, 2015
    • Посл. сообщение: WitFed
18. 

    Возможно ли такое описание 1 2 3 4

    Rundll
    • 52 replies
    • 5,106 views
    • August 1, 2006
    • Посл. сообщение: Rundll
19. 

    Реализация полосового фильтра на VHDL 1 2

    xponuk
    • 22 replies
    • 5,099 views
    • July 29, 2014
    • Посл. сообщение: bArtwin
20. 

    Генератор SIN/COS на VHDL

    LV26
    • 6 replies
    • 5,091 views
    • October 7, 2006
    • Посл. сообщение: Oldring
21. 

    Диплом на FPGA 1 2 3

    kereokerekeke
    • 31 replies
    • 5,085 views
    • April 12, 2016
    • Посл. сообщение: kereokerekeke
22. 

    деления двух чисел 8 бит Verilog 1 2

    baxeor
    • 26 replies
    • 5,083 views
    • November 6, 2013
    • Посл. сообщение: Corner
23. 

    нашел конвертер VHDL -> Verilog 1 2

    admin
    • 19 replies
    • 5,049 views
    • November 19, 2015
    • Посл. сообщение: WitFed
24. 

    Асинхронный RESET 1 2 3 4

    Gothard
    • 54 replies
    • 5,048 views
    • December 2, 2010
    • Посл. сообщение: dvladim
25. 

    Нужна помощь по JTAG 1 2 3

    Shivers
    • 44 replies
    • 5,037 views
    • May 2, 2012
    • Посл. сообщение: Shivers
26. 

    С чего начать изучение System C? 1 2

    lexus.mephi
    • 26 replies
    • 5,016 views
    • December 13, 2009
    • Посл. сообщение: Yra