3,357 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Влияние смежных цепей на работу схемы. 1 2 3

   Cianid
   • 40 replies
   • 3,423 views
   • June 6, 2019
   • Посл. сообщение: dvlwork
3. 

   Передача клоков с входа на выход 1 2 3

   Muscat
   • 39 replies
   • 3,446 views
   • May 24, 2010
   • Посл. сообщение: Actel_SKV
4. 

   Оцените пожалуйста направление исследований 1 2 3

   SamuraY
   • 39 replies
   • 2,826 views
   • October 9, 2009
   • Посл. сообщение: obrizan
5. 

   The Top Programming Languages 2017 1 2 3

   Мур
   • 39 replies
   • 6,255 views
   • August 22, 2017
   • Посл. сообщение: Tue
6. 

   Вывод на семисегментный индикотор 1 2 3

   ivan219
   • 39 replies
   • 3,230 views
   • October 25, 2012
   • Посл. сообщение: doublekey
7. 

   как ускорить схему суммирования 1 2 3

   skilful
   • 39 replies
   • 2,993 views
   • March 16, 2010
   • Посл. сообщение: Des333
8. 

   Не работает модуль на verilog 1 2 3

   alex1985
   • 38 replies
   • 5,815 views
   • May 15, 2018
   • Посл. сообщение: Flip-fl0p
9. 

   Описание конечных автоматов 1 2 3

   dsmv
   • 38 replies
   • 6,859 views
   • September 2, 2009
   • Посл. сообщение: des00
10. 

    Реализация простой операции (Verilog) 1 2 3

    lexx
    • 38 replies
    • 4,880 views
    • February 13, 2012
    • Посл. сообщение: stu
11. 

    переход из одного клокового домайна в друго 1 2 3

    Iouri
    • 38 replies
    • 10,184 views
    • February 17, 2017
    • Посл. сообщение: Dimidrol
12. 

    Как объединить два VHDL модуля в один для прошивки ПЛИС 1 2 3

    vitali36
    • 38 replies
    • 4,165 views
    • July 18, 2013
    • Посл. сообщение: vitali36
13. 

    Начало изучения плис 1 2 3

    Roman
    • 38 replies
    • 6,286 views
    • May 5, 2006
    • Посл. сообщение: MurrVK
14. 

    Модель решения СЛАУ 1 2 3

    blackswan
    • 38 replies
    • 2,707 views
    • September 27, 2009
    • Посл. сообщение: Sefo
15. 

    Определение 1/6 числа 1 2 3

    Valek87
    • 38 replies
    • 4,137 views
    • July 11, 2021
    • Посл. сообщение: stealthisname
16. 

    Неправильное вычисление среднего значения. 1 2 3

    jenya7
    • 37 replies
    • 2,777 views
    • April 1, 2020
    • Посл. сообщение: des00
17. 

    Verilog. Не могу скомпилировать. 1 2 3

    Meinframe
    • 37 replies
    • 4,359 views
    • December 6, 2011
    • Посл. сообщение: bogaev_roman
18. 

    Не понимаю код счётчика 1 2 3

    МАСТЕР LO
    • 37 replies
    • 3,177 views
    • March 10, 2022
    • Посл. сообщение: МАСТЕР LO
19. 

    Проблема описать блок 1 2 3

    nick17
    • 37 replies
    • 3,569 views
    • September 1, 2010
    • Посл. сообщение: nick17
20. 

    Генератор ошибок 1 2 3

    Meinframe
    • 37 replies
    • 3,913 views
    • December 20, 2011
    • Посл. сообщение: Meinframe
21. 

    Реверсировать порядок бит 1 2 3

    zxazx
    • 37 replies
    • 7,641 views
    • February 16, 2007
    • Посл. сообщение: Andrei_B
22. 

    Реализация сдвигового регистра с асинхронным сбросом и параллельной загрузкой 1 2 3

    Bovee
    • 37 replies
    • 2,990 views
    • February 3, 2022
    • Посл. сообщение: yes
23. 

    xHDL.... А зачем оно надо? Растолкуйте, плз. 1 2 3

    MaxVetrov
    • 37 replies
    • 4,376 views
    • October 17, 2006
    • Посл. сообщение: MaxVetrov
24. 

    торможу с inout 1 2 3

    DASM
    • 37 replies
    • 3,001 views
    • August 24, 2011
    • Посл. сообщение: elecronic
25. 

    счетчик задержки в Verilog 1 2 3

    x66
    • 37 replies
    • 4,953 views
    • November 10, 2013
    • Посл. сообщение: Golikov
26. 

    Поиск часто встречающихся элементов в массиве VHDL 1 2 3

    ЕвгенийЗлыднев
    • 36 replies
    • 3,390 views
    • September 13, 2019
    • Посл. сообщение: ЕвгенийЗлыднев