3,357 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Вызов одного и того же инстанса из нескольких модулей

   manchini
   • 9 replies
   • 1,565 views
   • February 15, 2023
   • Посл. сообщение: manchini
3. 

   Что лучше в VHDL case или if-elsif

   jenya7
   • 6 replies
   • 1,315 views
   • March 10, 2023
   • Посл. сообщение: OparinVD
4. 

   fft vivado 2019.1

   Maverick_
   • 3 replies
   • 1,080 views
   • April 6, 2023
   • Посл. сообщение: Art55555
5. 

   Объявление генериков

   jenya7
   • 3 replies
   • 671 views
   • January 26, 2023
   • Посл. сообщение: gridinp
6. 

   Verilog объявление глубины массивов

   dimka76
   • 3 replies
   • 854 views
   • February 4, 2023
   • Посл. сообщение: lexx
7. 

   Современное синхронное/асинхронное проектирование и моделирование 1 2 3 4

   krux
   • 45 replies
   • 4,966 views
   • July 9, 2023
   • Посл. сообщение: krux
8. 

   "Слепок" проекта для занесения в RTL

   Zversky
   • 12 replies
   • 1,651 views
   • December 21, 2022
   • Посл. сообщение: makc
9. 

   DCT vhdl

   kola
   • 7 replies
   • 1,237 views
   • December 14, 2022
   • Посл. сообщение: des00
10. 

    Как правильно описать мультиплексор

    Вадим Н.
    • 12 replies
    • 1,781 views
    • December 13, 2022
    • Посл. сообщение: sazh
11. 

    Автомат универсального регистра

    SarBon88
    • 4 replies
    • 1,044 views
    • December 3, 2022
    • Посл. сообщение: iosifk
12. 

    Что такое TTCL, XIT, XSpice

    OparinVD
    • 2 replies
    • 969 views
    • August 11, 2023
    • Посл. сообщение: OparinVD
13. 

    Конвертор AHDL(.tdf) в Verilog/VHDL?

    Koluchiy
    • 12 replies
    • 1,691 views
    • December 7, 2022
    • Посл. сообщение: Zversky
14. 

    Два такта на состояние

    jenya7
    • 4 replies
    • 760 views
    • November 22, 2022
    • Посл. сообщение: jenya7
15. 

    SV: динамическое вычисление аттрибутов

    alexadmin
    • 7 replies
    • 1,091 views
    • November 18, 2022
    • Посл. сообщение: alexadmin
16. 

    проблема с симуляцией

    Maverick_
    • 10 replies
    • 1,798 views
    • December 10, 2022
    • Посл. сообщение: kenezoer
17. 

    Синтез статических классов SV

    des00
    • 8 replies
    • 1,313 views
    • December 12, 2022
    • Посл. сообщение: des00
18. 

    Прошу помощи в повышении тактовой частоты модуля

    Maverick_
    • 12 replies
    • 1,355 views
    • November 12, 2022
    • Посл. сообщение: Maverick_
19. 

    Работа с case

    jenya7
    • 11 replies
    • 1,390 views
    • October 18, 2022
    • Посл. сообщение: jenya7
20. 

    повышение частоты clock на verilog

    Вадим Н.
    • 7 replies
    • 1,843 views
    • October 14, 2022
    • Посл. сообщение: iosifk
21. 

    Тестовые вектора арифметики больших чисел

    mnovikov2000
    • 1 reply
    • 828 views
    • September 30, 2022
    • Посл. сообщение: looser
22. 

    Параметризация проекта на Verilog 1 2

    EpLeon
    • 17 replies
    • 2,430 views
    • October 5, 2022
    • Посл. сообщение: des00
23. 

    Аппаратная интерполяция за такт 1 2

    alexPec
    • 20 replies
    • 2,107 views
    • September 16, 2022
    • Посл. сообщение: Maverick_
24. 

    Красивое решение с использованием DSP48

    alexPec
    • 6 replies
    • 1,689 views
    • September 6, 2022
    • Посл. сообщение: des00
25. 

    Инициализация массива структур в SV

    RobFPGA
    • 4 replies
    • 630 views
    • August 24, 2022
    • Посл. сообщение: RobFPGA
26. 

    Не могу запустить VIVADO + Microblaze 1 2

    Vadim_nsk
    • 22 replies
    • 2,390 views
    • August 31, 2022
    • Посл. сообщение: sonycman