3,330 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Как изменить разрядность результата 1 2 3

   GreateMouse
   • 40 replies
   • 3,869 views
   • June 4, 2014
   • Посл. сообщение: Maverick_
3. 

   verilog аналог others из vhdl

   el.d
   • 11 replies
   • 3,868 views
   • August 31, 2017
   • Посл. сообщение: Tausinov
4. 

   Проблеммы при работе со string в verilog

   nikspec
   • 12 replies
   • 3,868 views
   • April 15, 2008
   • Посл. сообщение: nikspec
5. 

   osvvm или VHDL наносит ответный удар 1 2

   yes
   • 20 replies
   • 3,863 views
   • June 27, 2013
   • Посл. сообщение: CaPpuCcino
6. 

   Выгрузка данных из ROM 1 2

   verali
   • 16 replies
   • 3,863 views
   • November 18, 2014
   • Посл. сообщение: verali
7. 

   Литература по VHDL 1 2 3

   AntonB
   • 31 replies
   • 3,862 views
   • December 14, 2020
   • Посл. сообщение: Strob
8. 

   Время компиляции

   sevareva
   • 11 replies
   • 3,842 views
   • September 8, 2010
   • Посл. сообщение: des00
9. 

   Сдвиговый регистр. 1 2 3

   Nevox
   • 36 replies
   • 3,836 views
   • December 6, 2013
   • Посл. сообщение: Golikov
10. 

    Интегратор на ПЛИС

    Andy111
    • 8 replies
    • 3,834 views
    • August 22, 2016
    • Посл. сообщение: Tpeck
11. 

    Cyclone III, констрейны

    alex1985
    • 14 replies
    • 3,831 views
    • August 5, 2018
    • Посл. сообщение: alex1985
12. 

    Двунаправленный Буфер, Verilog

    Faton_11
    • 9 replies
    • 3,817 views
    • October 13, 2013
    • Посл. сообщение: Sefo
13. 

    Как задать варианты распиновки проекта 1 2

    sup-sup
    • 28 replies
    • 3,817 views
    • January 23, 2013
    • Посл. сообщение: _sda
14. 

    Вывод на семисегментный индикотор 1 2 3

    ivan219
    • 39 replies
    • 3,815 views
    • October 25, 2012
    • Посл. сообщение: doublekey
15. 

    Синтезируемая функция LOG2() на VHDL

    Rundll
    • 6 replies
    • 3,811 views
    • December 19, 2006
    • Посл. сообщение: SM
16. 

    Помогите новичку в реализации регистра сдвига 1 2 3

    maxics
    • 30 replies
    • 3,809 views
    • July 25, 2012
    • Посл. сообщение: iosifk
17. 

    Интерфейс Манчестер

    momotova
    • 7 replies
    • 3,808 views
    • November 30, 2017
    • Посл. сообщение: Dantist2k17
18. 

    Причины неправильного вычисления маски 1 2 3

    masics
    • 32 replies
    • 3,807 views
    • August 31, 2015
    • Посл. сообщение: embddr
19. 

    CRC код

    go2winner
    • 11 replies
    • 3,805 views
    • March 1, 2016
    • Посл. сообщение: bogaev_roman
20. 

    Проблемы реализации в VHDL 1 2

    vovka1960
    • 28 replies
    • 3,801 views
    • June 19, 2016
    • Посл. сообщение: Maverick_
21. 

    параметризуемый мультиплексор, verilog

    Putnik
    • 10 replies
    • 3,801 views
    • April 24, 2014
    • Посл. сообщение: Golikov
22. 

    Как в Verilog грамотно задать значения выходов автомата по умолчанию? 1 2

    Stas
    • 21 replies
    • 3,795 views
    • February 27, 2008
    • Посл. сообщение: andrew_b
23. 

    Как запускать процессы? 1 2

    slog
    • 22 replies
    • 3,789 views
    • March 14, 2008
    • Посл. сообщение: des00
24. 

    Много устройств на SPI шине 1 2 3 4

    Azatot
    • 50 replies
    • 3,785 views
    • December 9, 2009
    • Посл. сообщение: Azatot
25. 

    sdc файл и задержка фронта 1 2

    Verizon
    • 25 replies
    • 3,773 views
    • May 27, 2016
    • Посл. сообщение: bogaev_roman
26. 

    VHDL Сложение STD_LOGIC_VECTOR

    Kostochkin
    • 11 replies
    • 3,769 views
    • May 7, 2019
    • Посл. сообщение: andrew_b