3,330 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Verilog: multiple constant drivers for net

   John851
   • 11 replies
   • 3,988 views
   • February 10, 2010
   • Посл. сообщение: Des333
3. 

   Описать на Верилоге делитель частоты в диапазоне от 2 до 20

   McLarenfan
   • 9 replies
   • 3,980 views
   • August 15, 2008
   • Посл. сообщение: Intekus
4. 

   Оператор Generate в Verilog 1 2

   Evshar
   • 24 replies
   • 3,976 views
   • February 19, 2015
   • Посл. сообщение: alexadmin
5. 

   вставить антидребезг на кнопку vhdl 1 2

   alteramax
   • 21 replies
   • 3,963 views
   • February 7, 2014
   • Посл. сообщение: alteramax
6. 

   компактная запись парралельного однотипного действия

   dimone
   • 10 replies
   • 3,959 views
   • August 21, 2018
   • Посл. сообщение: Kluwer
7. 

   Делитель частоты на 2.5 на VHDL?

   VitalyM4
   • 13 replies
   • 3,952 views
   • January 5, 2007
   • Посл. сообщение: PhilipS
8. 

   Описание тригера ? 1 2 3

   Muxamor
   • 33 replies
   • 3,947 views
   • June 13, 2006
   • Посл. сообщение: des00
9. 

   Инициализация RAM VHDL и Verilog

   acvarif
   • 7 replies
   • 3,941 views
   • January 18, 2016
   • Посл. сообщение: des00
10. 

    LVDS ошибки.. 1 2

    PICNICK
    • 18 replies
    • 3,939 views
    • July 24, 2019
    • Посл. сообщение: PICNICK
11. 

    Работа с файлом (VHDL) 1 2

    _andrew_
    • 23 replies
    • 3,936 views
    • March 21, 2006
    • Посл. сообщение: maior
12. 

    Сложение двух отрицательных чисел. 1 2

    МАСТЕР LO
    • 28 replies
    • 3,933 views
    • April 22, 2022
    • Посл. сообщение: МАСТЕР LO
13. 

    Алгоритм Бута 1 2

    alperovich
    • 21 replies
    • 3,931 views
    • June 10, 2015
    • Посл. сообщение: serjj1333
14. 

    Сумма по модулю на VHDL 1 2

    acvarif
    • 19 replies
    • 3,928 views
    • October 16, 2015
    • Посл. сообщение: Timmy
15. 

    Асинхронный сброс части схемы 1 2

    Jackov
    • 22 replies
    • 3,922 views
    • September 11, 2015
    • Посл. сообщение: Krys
16. 

    Среда Nios 1 2

    Ensider
    • 21 replies
    • 3,916 views
    • April 22, 2017
    • Посл. сообщение: Ensider
17. 

    Загрузка прошивки из STM32 через JTAG в ПЛИС

    Nagisa
    • 11 replies
    • 3,914 views
    • August 8, 2021
    • Посл. сообщение: HardWareMan
18. 

    Обнуление сигнала. 1 2

    jenya7
    • 23 replies
    • 3,914 views
    • March 1, 2017
    • Посл. сообщение: jenya7
19. 

    Поиск часто встречающихся элементов в массиве VHDL 1 2 3

    ЕвгенийЗлыднев
    • 36 replies
    • 3,910 views
    • September 13, 2019
    • Посл. сообщение: ЕвгенийЗлыднев
20. 

    Junior FPGA Design Engineer: что должен знать?

    MaratZuev
    • 5 replies
    • 3,909 views
    • May 10, 2018
    • Посл. сообщение: MaratZuev
21. 

    Кто прав ? 1 2 3

    Bond
    • 32 replies
    • 3,897 views
    • September 7, 2006
    • Посл. сообщение: sazh
22. 

    запись из разных always в один регистр 1 2 3 4

    Алексей Б.
    • 45 replies
    • 3,884 views
    • April 26, 2010
    • Посл. сообщение: bogaev_roman
23. 

    Не понимаю код счётчика 1 2 3

    МАСТЕР LO
    • 37 replies
    • 3,867 views
    • March 10, 2022
    • Посл. сообщение: МАСТЕР LO
24. 

    verilog аналог others из vhdl

    el.d
    • 11 replies
    • 3,864 views
    • August 31, 2017
    • Посл. сообщение: Tausinov
25. 

    Структурная схема из кода Verilog 1 2

    Alexander_92
    • 23 replies
    • 3,859 views
    • May 29, 2015
    • Посл. сообщение: Maverick_
26. 

    Рекурсивное целочисленное деление. Verilog 1 2

    Ethereal
    • 15 replies
    • 3,856 views
    • June 7, 2010
    • Посл. сообщение: Des333