Verilog, VHDL, AHDL, SystemC, SystemVerilog и др.
3,357 topics in this forum
Языки проектирования на ПЛИС (FPGA)
-
Название темыСтатистикаПоследнее сообщение
-
- 10 replies
- 847 views
-
-
Посл. сообщение:
vpd
-
- 31 replies
- 6,718 views
-
-
Посл. сообщение:
Vengin
-
- 3 replies
- 900 views
-
-
Посл. сообщение:
zvs
-
-
- 43 replies
- 6,770 views
-
-
Посл. сообщение:
iMiKE
-
- 35 replies
- 2,430 views
-
-
Посл. сообщение:
des00
-
- 18 replies
- 2,627 views
-
-
Посл. сообщение:
CaPpuCcino
0 участников просматривают этот форум
0 участников, 0 гостей, 0 скрытых участников.
Обозначения
![]() |
Открытая тема (есть новые ответы) |
![]() |
Открытая тема (нет новых ответов) |
![]() |
Горячая тема (есть новые ответы) |
![]() |
Горячая тема (нет новых ответов) |
![]() |
Опрос (есть новые ответы) |
![]() |
Опрос (нет новых ответов) |
Рекомендованная тема | Закрепленная тема | ||
Тема закрыта | Тема перемещена |
-
Recently Browsing 0 members
- No registered users viewing this page.