3,362 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Литература по VHDL 1 2 3

   AntonB
   • 31 replies
   • 3,448 views
   • December 14, 2020
   • Посл. сообщение: Strob
3. 

   Как грамотнее оформить код SV для HDMI?

   flammmable
   • 8 replies
   • 1,112 views
   • December 2, 2020
   • Посл. сообщение: RobFPGA
4. 

   Имопрт нетлиста из CAD Pulsonix в Quartus

   Nagisa
   • 1 reply
   • 606 views
   • November 29, 2020
   • Посл. сообщение: Nagisa
5. 

   Использование VUnit в Tb на SystemVerilog

   AntonB
   • 1 reply
   • 793 views
   • November 24, 2020
   • Посл. сообщение: AntonB
6. 

   Вызов функции из другой функции(или таска) SystemVerilog

   AntonB
   • 1 reply
   • 652 views
   • November 24, 2020
   • Посл. сообщение: des00
7. 

   Отделение tasks в отдельный файл, SystemVerilog

   new123
   • 13 replies
   • 1,218 views
   • November 20, 2020
   • Посл. сообщение: Nick_K
8. 

   Оптимизация кода на Verilog

   evmal06
   • 4 replies
   • 1,253 views
   • November 19, 2020
   • Посл. сообщение: evmal06
9. 

   System verilog двумерный массив

   Kostochkin
   • 4 replies
   • 1,844 views
   • November 18, 2020
   • Посл. сообщение: Kostochkin
10. 

    SDC, multicycle_path vs set_net_delay 1 2

    new123
    • 22 replies
    • 2,021 views
    • November 10, 2020
    • Посл. сообщение: new123
11. 

    Quartus: Проблема с компиляцией "work".

    uzzzer
    • 13 replies
    • 1,721 views
    • November 5, 2020
    • Посл. сообщение: new123
12. 

    Потребление клокового дерева 1 2

    Dr.Alex
    • 17 replies
    • 2,407 views
    • October 17, 2020
    • Посл. сообщение: Nick_K
13. 

    Вопрос по SystemVerilog Sheduling semantics

    mikeT
    • 1 reply
    • 589 views
    • October 12, 2020
    • Посл. сообщение: LiNED
14. 

    Вложенные циклы на Verilog 1 2

    flammmable
    • 22 replies
    • 3,232 views
    • October 6, 2020
    • Посл. сообщение: flammmable
15. 

    Конфликты библиотек. Собираем наблюдения из практики. 1 2 3

    Мур
    • 31 replies
    • 3,011 views
    • October 5, 2020
    • Посл. сообщение: Мур
16. 

    Высококуровневые языки описания 1 2

    Vadim_nsk
    • 18 replies
    • 2,608 views
    • October 2, 2020
    • Посл. сообщение: andrew_b
17. 

    помощь скачать проект XILINX

    Maverick_
    • 3 replies
    • 828 views
    • September 29, 2020
    • Посл. сообщение: Flood
18. 

    Systemverilog Interface мультиплексирование между двумя входами

    lexx
    • 7 replies
    • 1,219 views
    • September 29, 2020
    • Посл. сообщение: des00
19. 

    констрейн на относительные задержки 1 2

    lkg47
    • 15 replies
    • 1,491 views
    • September 24, 2020
    • Посл. сообщение: des00
20. 

    Не работает условие

    jenya7
    • 12 replies
    • 1,580 views
    • September 23, 2020
    • Посл. сообщение: wolfman
21. 

    Головоломка конвейеризации в комбинационной логике. 1 2

    Мур
    • 19 replies
    • 1,865 views
    • September 21, 2020
    • Посл. сообщение: RobFPGA
22. 

    Импорт типа данных из интерфейса

    Perdaculus
    • 10 replies
    • 1,015 views
    • September 14, 2020
    • Посл. сообщение: Nick_K
23. 

    Нужен ли ресет? И как быть если он не заведен 1 2

    another_one
    • 16 replies
    • 2,339 views
    • September 12, 2020
    • Посл. сообщение: des00
24. 

    BlockRam Latice to Altera

    Maverick_
    • 3 replies
    • 796 views
    • September 7, 2020
    • Посл. сообщение: Maverick_
25. 

    Не синтезируется примитив [Solved]

    RadiatoR
    • 14 replies
    • 1,365 views
    • September 6, 2020
    • Посл. сообщение: RadiatoR
26. 

    Создание параметра определённого типа

    Nick_K
    • 2 replies
    • 808 views
    • August 29, 2020
    • Посл. сообщение: Nick_K