3,330 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Неправильная передача сигнала 1 2 3

   jenya7
   • 35 replies
   • 5,031 views
   • December 10, 2023
   • Посл. сообщение: Джеймс
3. 

   Блокирующее и неблокирующее присваивание в Verilog

   rendat
   • 9 replies
   • 5,028 views
   • May 6, 2016
   • Посл. сообщение: Tausinov
4. 

   Verilog - блок always 1 2 3

   sevareva
   • 41 replies
   • 5,022 views
   • October 12, 2009
   • Посл. сообщение: xvr
5. 

   Цифровая "синусойда" 1 2 3

   Djony1987
   • 41 replies
   • 5,019 views
   • April 19, 2011
   • Посл. сообщение: Leka
6. 

   Автоматический сброс на System Verilog 1 2

   verali
   • 27 replies
   • 5,013 views
   • July 29, 2020
   • Посл. сообщение: lexx
7. 

   задержка сигнала (verilog)

   Костян
   • 10 replies
   • 5,008 views
   • March 10, 2010
   • Посл. сообщение: Костян
8. 

   Генератор сигнала на плис 1 2 3

   Kuzmi4
   • 40 replies
   • 5,000 views
   • December 20, 2007
   • Посл. сообщение: sazh
9. 

   atan2 на Verilog 1 2

   Zalman_
   • 24 replies
   • 4,994 views
   • March 20, 2021
   • Посл. сообщение: Zalman_
10. 

    Verilog. Не могу скомпилировать. 1 2 3

    Meinframe
    • 37 replies
    • 4,990 views
    • December 6, 2011
    • Посл. сообщение: bogaev_roman
11. 

    USB function на HDL 1 2

    hww
    • 20 replies
    • 4,980 views
    • August 15, 2005
    • Посл. сообщение: 3.14
12. 

    Реализация генератора шума 1 2

    Rotor
    • 19 replies
    • 4,971 views
    • January 14, 2016
    • Посл. сообщение: aser
13. 

    Проблема с FSM 1 2 3

    Nagisa
    • 42 replies
    • 4,956 views
    • June 18, 2021
    • Посл. сообщение: xvr
14. 

    подробнее о RTL, какой формат? 1 2

    1891ВМ12Я
    • 15 replies
    • 4,937 views
    • February 2, 2015
    • Посл. сообщение: Krys
15. 

    Условный Timing Control на Verilog 1 2

    DmitryR
    • 26 replies
    • 4,936 views
    • January 26, 2018
    • Посл. сообщение: _Sam_
16. 

    как соединить несколько двунаправленных шин на VHDL? 1 2 3

    stssao
    • 42 replies
    • 4,920 views
    • September 16, 2006
    • Посл. сообщение: klop
17. 

    Математика в VHDL 1 2 3

    jenya7
    • 43 replies
    • 4,916 views
    • November 20, 2019
    • Посл. сообщение: RobFPGA
18. 

    FSM (КА) в VHDL 1 2 3

    justontime
    • 34 replies
    • 4,874 views
    • June 15, 2017
    • Посл. сообщение: justontime
19. 

    Тактирование схем производным сигналом 1 2 3 4

    Muscat
    • 51 replies
    • 4,863 views
    • October 24, 2011
    • Посл. сообщение: yume
20. 

    Алгоритм Cordic на ПЛИС 1 2

    Deflop
    • 20 replies
    • 4,845 views
    • December 17, 2019
    • Посл. сообщение: Guest
21. 

    xHDL.... А зачем оно надо? Растолкуйте, плз. 1 2 3

    MaxVetrov
    • 37 replies
    • 4,840 views
    • October 17, 2006
    • Посл. сообщение: MaxVetrov
22. 

    работа с DDR2 cyclone IV 1 2

    x66
    • 16 replies
    • 4,836 views
    • July 5, 2015
    • Посл. сообщение: krux
23. 

    Вопрос по работе CASE в Verilog

    jurist
    • 11 replies
    • 4,818 views
    • August 13, 2018
    • Посл. сообщение: iosifk
24. 

    Посчитать пульсы за период. 1 2 3

    jenya7
    • 36 replies
    • 4,778 views
    • August 22, 2019
    • Посл. сообщение: Flip-fl0p
25. 

    Как объединить два VHDL модуля в один для прошивки ПЛИС 1 2 3

    vitali36
    • 38 replies
    • 4,767 views
    • July 18, 2013
    • Посл. сообщение: vitali36
26. 

    Help 1 2 3

    zenia
    • 41 replies
    • 4,746 views
    • June 15, 2007
    • Посл. сообщение: EShamaev