3,356 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   USB function на HDL 1 2

   hww
   • 20 replies
   • 4,388 views
   • August 15, 2005
   • Посл. сообщение: 3.14
3. 

   Кидайте сюда ваши лучшие проекты 1 2 3 4

   D-Luxe
   • 45 replies
   • 4,386 views
   • April 26, 2011
   • Посл. сообщение: Des333
4. 

   xHDL.... А зачем оно надо? Растолкуйте, плз. 1 2 3

   MaxVetrov
   • 37 replies
   • 4,354 views
   • October 17, 2006
   • Посл. сообщение: MaxVetrov
5. 

   Verilog. Не могу скомпилировать. 1 2 3

   Meinframe
   • 37 replies
   • 4,351 views
   • December 6, 2011
   • Посл. сообщение: bogaev_roman
6. 

   Ждущий генератор импульса на Verilog?!?

   illi4
   • 3 replies
   • 4,330 views
   • November 10, 2006
   • Посл. сообщение: RobFPGA
7. 

   Цифровая "синусойда" 1 2 3

   Djony1987
   • 41 replies
   • 4,317 views
   • April 19, 2011
   • Посл. сообщение: Leka
8. 

   подробнее о RTL, какой формат? 1 2

   1891ВМ12Я
   • 15 replies
   • 4,301 views
   • February 2, 2015
   • Посл. сообщение: Krys
9. 

   Непонятки с модулем I2C 1 2

   Worldmaster
   • 19 replies
   • 4,301 views
   • April 9, 2024
   • Посл. сообщение: Maverick_
10. 

    Есть ли стандартная функция: количество единичных 1 2

    ANT
    • 16 replies
    • 4,300 views
    • February 20, 2009
    • Посл. сообщение: des00
11. 

    массив на VHDL

    Mad_kvmg
    • 7 replies
    • 4,298 views
    • August 15, 2007
    • Посл. сообщение: AJIEKCEu
12. 

    параметризируемый модуль целочисленного деления

    Maverick_
    • 11 replies
    • 4,295 views
    • October 11, 2013
    • Посл. сообщение: smoke_111
13. 

    Условный Timing Control на Verilog 1 2

    DmitryR
    • 26 replies
    • 4,287 views
    • January 26, 2018
    • Посл. сообщение: _Sam_
14. 

    FSM (КА) в VHDL 1 2 3

    justontime
    • 34 replies
    • 4,282 views
    • June 15, 2017
    • Посл. сообщение: justontime
15. 

    Констрейн

    LAS9891
    • 11 replies
    • 4,266 views
    • April 18, 2017
    • Посл. сообщение: Viwon
16. 

    Сортировка в VHDL 1 2 3

    jenya7
    • 34 replies
    • 4,258 views
    • April 10, 2020
    • Посл. сообщение: vt313
17. 

    Алгоритм Cordic на ПЛИС 1 2

    Deflop
    • 20 replies
    • 4,238 views
    • December 17, 2019
    • Посл. сообщение: Guest
18. 

    Математика в VHDL 1 2 3

    jenya7
    • 43 replies
    • 4,233 views
    • November 20, 2019
    • Посл. сообщение: RobFPGA
19. 

    тактовый умножитель VHDL 1 2

    artyombn
    • 29 replies
    • 4,217 views
    • May 23, 2017
    • Посл. сообщение: Golikov
20. 

    JK триггер на VHDL

    IMNO
    • 2 replies
    • 4,217 views
    • April 6, 2015
    • Посл. сообщение: Kuzmi4
21. 

    Автоматический сброс на System Verilog 1 2

    verali
    • 27 replies
    • 4,193 views
    • July 29, 2020
    • Посл. сообщение: lexx
22. 

    как соединить несколько двунаправленных шин на VHDL? 1 2 3

    stssao
    • 42 replies
    • 4,188 views
    • September 16, 2006
    • Посл. сообщение: klop
23. 

    Quartus и System verilog не дружат?

    alexPec
    • 13 replies
    • 4,170 views
    • September 28, 2012
    • Посл. сообщение: des00
24. 

    Опять переход из одного клокового домена в другой 1 2

    torik
    • 23 replies
    • 4,169 views
    • October 1, 2012
    • Посл. сообщение: des00
25. 

    arctg() на VHDL/AHDL ? 1 2

    insidex
    • 18 replies
    • 4,157 views
    • April 30, 2015
    • Посл. сообщение: serjj1333
26. 

    Входы/выходы только для симуляции в verilog/system verilog

    flammmable
    • 11 replies
    • 4,150 views
    • December 18, 2018
    • Посл. сообщение: flammmable