3,364 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Внимание! Вопросы моделирования обсуждаются в отдельном разделе

   makc
   • 0 replies
   • 1,563 views
   • February 27, 2024
   • Посл. сообщение: makc
3. 

   Ссылки на готовые описания модулей на форуме 1 2 3

   Maverick_
   • 34 replies
   • 33,362 views
   • May 4, 2021
   • Посл. сообщение: Maverick_
4. 

   Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык 1 2 3 4 6

   Vadim
   • 83 replies
   • 54,243 views
   • October 24, 2022
   • Посл. сообщение: ovn
5. 

   FAQ по языкам описания аппаратуры 1 2 3 4 10

   makc
   • 138 replies
   • 71,985 views
   • April 4, 2018
   • Посл. сообщение: Flip-fl0p
6. 

   Документация на System Verilog 1 2 3 4 20

   dimasen
   • 297 replies
   • 122,040 views
   • April 14, 2022
   • Посл. сообщение: des00
7. 

   xHDL. Хрестоматия для начинающих :) 1 2 3 4

   MurrVK
   • 59 replies
   • 66,809 views
   • November 13, 2017
   • Посл. сообщение: Mikhail B.
8. 

   Найти места для DSP32

   pavlovconst
   • 2 replies
   • 106 views
   • 4 hours ago
   • Посл. сообщение: pavlovconst
9. 

   Не удаётся объявить IP-core

   _sda
   • 2 replies
   • 363 views
   • November 14
   • Посл. сообщение: _sda
10. 

    комбинаторная схема не работает

    addi II
    • 11 replies
    • 813 views
    • October 29
    • Посл. сообщение: Timmy
11. 

    SPI работает не на всех устройствах

    qwedy
    • 5 replies
    • 541 views
    • October 17
    • Посл. сообщение: dtmf73
12. 

    desighing in vitis HLS block for writing samples into DDR

    sergey23
    • 0 replies
    • 337 views
    • September 18
    • Посл. сообщение: sergey23
13. 

    Вычисление экспоненты pipeline

    alexPec
    • 3 replies
    • 555 views
    • September 10
    • Посл. сообщение: alexPec
14. 

    правильность применения констрейнов при pll 1 2

    new123
    • 17 replies
    • 1,897 views
    • September 23
    • Посл. сообщение: RobFPGA
15. 

    Можно ли игнорировать: "Warning: Choice in ordinary CASE statement alternative must be locally static"?

    eugen_pcad_ru
    • 2 replies
    • 444 views
    • July 14
    • Посл. сообщение: eugen_pcad_ru
16. 

    question regarding manual about different block types

    sergey23
    • 3 replies
    • 673 views
    • September 5
    • Посл. сообщение: V09k1
17. 

    Altera - конвертация rbj to jic

    UART
    • 10 replies
    • 1,009 views
    • May 23
    • Посл. сообщение: UART
18. 

    утечка памяти cocotb + questa(modelsim)

    V09k1
    • 6 replies
    • 1,249 views
    • September 8
    • Посл. сообщение: 1891ВМ12Я
19. 

    Нужно нарисовать схему по коду verilog, помогите пожалуйста

    sanmmm
    • 1 reply
    • 900 views
    • May 8
    • Посл. сообщение: HardWareMan
20. 

    Разработка буферной памяти

    Bobrik
    • 5 replies
    • 750 views
    • April 26
    • Посл. сообщение: gridinp
21. 

    Измерение временных интервалов 1 2 3 4 5

    tems-ya
    • 70 replies
    • 6,815 views
    • July 31
    • Посл. сообщение: 0608
22. 

    Увеличение максимальной частоты работы счётчика 1 2

    Kostochkin
    • 17 replies
    • 2,130 views
    • October 23
    • Посл. сообщение: tonyk_av
23. 

    Посоветуйте - как сделать цепочку из 2х делителей клока на 10 на verilog 1 2 3 4

    Mty
    • 56 replies
    • 6,636 views
    • March 27
    • Посл. сообщение: Mty
24. 

    Нужна помощь с SPI Mux

    propal_katenok
    • 2 replies
    • 702 views
    • March 20
    • Посл. сообщение: Plain
25. 

    Адресация в BRAM ПЛИС

    addi II
    • 3 replies
    • 1,218 views
    • April 6
    • Посл. сообщение: 1891ВМ12Я
26. 

    Little-endian в Big-endian на комбинаторной логике

    addi II
    • 10 replies
    • 1,354 views
    • March 16
    • Посл. сообщение: addi II