3,355 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение
2. 

   Внимание! Вопросы моделирования обсуждаются в отдельном разделе

   makc
   • 0 replies
   • 1,240 views
   • February 27, 2024
   • Посл. сообщение: makc
3. 

   Ссылки на готовые описания модулей на форуме 1 2 3

   Maverick_
   • 34 replies
   • 31,740 views
   • May 4, 2021
   • Посл. сообщение: Maverick_
4. 

   Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык 1 2 3 4 6

   Vadim
   • 83 replies
   • 51,081 views
   • October 24, 2022
   • Посл. сообщение: ovn
5. 

   FAQ по языкам описания аппаратуры 1 2 3 4 10

   makc
   • 138 replies
   • 68,297 views
   • April 4, 2018
   • Посл. сообщение: Flip-fl0p
6. 

   Документация на System Verilog 1 2 3 4 20

   dimasen
   • 297 replies
   • 115,590 views
   • April 14, 2022
   • Посл. сообщение: des00
7. 

   xHDL. Хрестоматия для начинающих :) 1 2 3 4

   MurrVK
   • 59 replies
   • 64,625 views
   • November 13, 2017
   • Посл. сообщение: Mikhail B.
8. 

   Altera - конвертация rbj to jic

   UART
   • 10 replies
   • 309 views
   • Friday at 04:57 PM
   • Посл. сообщение: UART
9. 

   утечка памяти cocotb + questa(modelsim)

   V09k1
   • 3 replies
   • 336 views
   • May 15
   • Посл. сообщение: V09k1
10. 

    Нужно нарисовать схему по коду verilog, помогите пожалуйста

    sanmmm
    • 1 reply
    • 527 views
    • May 8
    • Посл. сообщение: HardWareMan
11. 

    Разработка буферной памяти

    Bobrik
    • 5 replies
    • 432 views
    • April 26
    • Посл. сообщение: gridinp
12. 

    Измерение временных интервалов 1 2 3 4 5

    tems-ya
    • 64 replies
    • 3,061 views
    • April 28
    • Посл. сообщение: RobFPGA
13. 

    Увеличение максимальной частоты работы счётчика

    Kostochkin
    • 12 replies
    • 939 views
    • April 5
    • Посл. сообщение: tegumay
14. 

    Посоветуйте - как сделать цепочку из 2х делителей клока на 10 на verilog 1 2 3 4

    Mty
    • 56 replies
    • 4,954 views
    • March 27
    • Посл. сообщение: Mty
15. 

    Нужна помощь с SPI Mux

    propal_katenok
    • 2 replies
    • 407 views
    • March 20
    • Посл. сообщение: Plain
16. 

    Адресация в BRAM ПЛИС

    addi II
    • 3 replies
    • 741 views
    • April 6
    • Посл. сообщение: 1891ВМ12Я
17. 

    Little-endian в Big-endian на комбинаторной логике

    addi II
    • 10 replies
    • 786 views
    • March 16
    • Посл. сообщение: addi II
18. 

    Не подключается тактовый генератор к порту ZYNQ XC7Z010, плата EBAZ4205

    pnp_mechanic
    • 6 replies
    • 548 views
    • February 15
    • Посл. сообщение: pnp_mechanic
19. 

    cocotb как из нее позвать вериложную DPI (или как угодно) функцию?

    yes
    • 5 replies
    • 1,514 views
    • February 4
    • Посл. сообщение: new123
20. 

    Подключение USB мыши к FPGA DE2-115

    Andrrr27
    • 1 reply
    • 401 views
    • January 13
    • Посл. сообщение: makc
21. 

    Мультиплексор UART

    addi II
    • 1 reply
    • 438 views
    • January 10
    • Посл. сообщение: likeasm
22. 

    Не синтезируется UART

    addi II
    • 13 replies
    • 1,085 views
    • January 5
    • Посл. сообщение: likeasm
23. 

    Как заставить задействовать вход ENA регистра в VHDL/Verilog

    imsushka
    • 5 replies
    • 752 views
    • December 11, 2024
    • Посл. сообщение: RobFPGA
24. 

    Синтез задержек большой величины (5ms, 10ms, 50ms, 200ms и более) с использованием минимума ресурсов 1 2

    tems-ya
    • 19 replies
    • 2,039 views
    • December 21, 2024
    • Посл. сообщение: Skryppy
25. 

    System verilog, распаковка структуры из битового вектора

    novartis
    • 4 replies
    • 778 views
    • November 15, 2024
    • Посл. сообщение: dxp
26. 

    Исходники к XILINX XAPP 1097

    Al_Jumper
    • 4 replies
    • 551 views
    • November 4, 2024
    • Посл. сообщение: rloc