[addi II 0]

Здравствуйте !

 

Подскажите пожалуйста, кто знает, есть необходимость подключить к процу(к шине прямого доступа к памяти проца) PROM, SDRAM DDR2, SRAM

Вопрос по идее должна быть одна и таже шина, - линия адреса и данных

Но как быть если DDR2 высокоскоростная и линии связи с остальными памятями будут антеннами ??

 

 

[aaarrr 63]

есть необходимость подключить к процу(к шине прямого доступа к памяти проца) PROM, SDRAM DDR2, SRAM

Вопрос по идее должна быть одна и таже шина, - линия адреса и данных

Встречные вопросы: где-нибудь видели подобное подключение DDR2? Документация на процессор не проясняет этот момент?

[krux 8]

а из каких соображений вы все эти типы микросхем вместе на одни и те же выводы шин решили повесить?

[addi II 0]

разве для этих памятей не одно и тоже адресное пространство, как в процессоре будет происходить обращение по разным шинам?

[DimaG 0]

разве для этих памятей не одно и тоже адресное пространство, как в процессоре будет происходить обращение по разным шинам?

1. Вы бы указали модель процессора, чтоб разговор более предметным был

2. Пространство адресное то может быть одно, но регионы разные.

Например, с адреса 0 и до 0xFFFF - процессор обращается ко встроенной памяти

с адреса 0x10000 и до 0x1FFFF - к внешней SDRAM

и тд

[addi II 0]

да, я как раз это имел ввиду, про модель процессора к сожалению не могу сказать, ну например какойнить зарубежный леон

Информация в ознакомительных целях, с точки зрения разработки плат на основе процов с их обвязкой внешней памяти

 

[xvr 12]

Ну чисто физически SRAM и PROM могут сесть на одну шину. А DDR2 с ними - нет (опять же чисто физически). И для DDR2 нужен приличный контролер этой самой шины, просто на провода с адресами и данными она не подключится.