[_sda 0]

Это кто же научил квартус так делать умножитель? Есть ли вариант ему подсказать что это нехорошо или здесь медицина бессильна? Самому ручками собирать?

[bogaev_roman 0]

Это кто же научил квартус так делать умножитель? Есть ли вариант ему подсказать что это нехорошо или здесь медицина бессильна? Самому ручками собирать?

А это по Лайонсу вроде - после преобразования формул получается вместо 4 умножений 3, т.е. синтезатор додумался. Вместо (ac-db)+j(bc+ad) предлагается использовать k1=a(c+d), k2=d(a+b ), k3=c(b-a) ну и Re=k1-k2, Im=k1+k3. Я понял Вашу структурную схему именно так.

[_sda 0]

Да я не об этом...

Sorry, виноват не озвучил претензию. Регистровые слои то он не правильно расставил. На кой ляд на выходе два регистра включены последовательно,а там где нужно их нет???

[Vascom 0]

Так может он перемножители хочет на DSP блоках сделать, где промежуточных регистров нет.

В любом случае, если хотите полного контроля - пишите код сами. Уж комплексный перемножитель довольно простая вещь.

[_sda 0]

Так может он перемножители хочет на DSP блоках сделать, где промежуточных регистров нет.

В любом случае, если хотите полного контроля - пишите код сами. Уж комплексный перемножитель довольно простая вещь.

Так давно уже свой написал, слэки сразу стали приятными :rolleyes:

А вопрос из интереса задал...

[Maverick_ 15]

Так давно уже свой написал, слэки сразу стали приятными :rolleyes:

А вопрос из интереса задал...

вот тут есть примеры для "VHDL Template for Inferring DSP Blocks in Stratix III and IV FPGAs"