[Grizzly 0]

Добрый день!

 

Имеется следующая схема: с АЦП поступают вещественные отсчеты с частотой дискретизации Fs, далее происходит перенос сигнала в ноль умножением интерполированных отсчетов отсчетов на sin/cos. Сама схема работает на частоте Fclk = 4Fs (то есть каждый входной отсчет повторяется 4 раза).

 

Что-то какой-то заскок. Перенос в ноль сам по себе, являясь интегратором, обеспечивает фильтрацию, поэтому ФНЧ после интерполяции не нужен. Правильно?

Изменено 6 апреля, 2016 пользователем Grizzzly

[FatRobot 0]

Если перенос в ноль это всего лишь умножение на комплексную экспоненту, то эта операция не обладает фильтрующими/интерполирующими свойствами. Все что у вас есть в схеме для интерполяции - это zero-order interpolator за счет повторения входных отсчетов.

 

После комплексного смесителя нужно бы поставить ФНЧ.

 

Добрый день!

 

Имеется следующая схема: с АЦП поступают вещественные отсчеты с частотой дискретизации Fs, далее происходит перенос сигнала в ноль умножением интерполированных отсчетов отсчетов на sin/cos. Сама схема работает на частоте Fclk = 4Fs (то есть каждый входной отсчет повторяется 4 раза).

 

Что-то какой-то заскок. Перенос в ноль сам по себе, являясь интегратором, обеспечивает фильтрацию, поэтому ФНЧ после интерполяции не нужен. Правильно?

[Grizzly 0]

Если перенос в ноль это всего лишь умножение на комплексную экспоненту, то эта операция не обладает фильтрующими свойствами. Все что у вас есть в схеме - zero-order interpolator за счет повторения отсчетов.

 

После комплексного смесителя нужно бы поставить фильтры.

 

Спасибо.

[Grizzly 0]

После комплексного смесителя нужно бы поставить ФНЧ.

Чтобы не создавать новую тему, спрошу здесь.

Данный интерполятор обладает АЧХ вида sinc (вот поэтому и возник вначале вопрос про ФНЧ). В общем случае существует ли формула, позволяющая оценивать ухудшение сигнал/шум после фильтрации? Если спектр сигнала совпадает с полосой пропускания, то вроде бы сигнал/шум не должен изменяться, только искажается форма сигнала. С другой стороны, может иметь место ухудшение энергетики при определенных частотах среза и полосах пропускания.

 

Рассматривается ли в литературе данная ситуация? Видел обсуждение на одном из форумов, там оценивалось отношение АЧХ к свернутой АЧХ, но ссылок на конкретные источники не было.

[FatRobot 0]

Подобная проблема рассматривается применительно к High speed DAC/ADC

 

Например

http://www.ti.com/lit/an/slaa523a/slaa523a.pdf

http://www.cypress.com/file/123171/download

 

В цифре вас никто не заставляет делать zero-order hold. Обрабатывайте каждый 4-й отсчет.

 

Рассматривается ли в литературе данная ситуация? Видел обсуждение на одном из форумов, там оценивалось отношение АЧХ к свернутой АЧХ, но ссылок на конкретные источники не было.

[Grizzly 0]

В цифре вас никто не заставляет делать zero-order hold. Обрабатывайте каждый 4-й отсчет.

В том-то все и дело, что надо работать с микросхемой, где именно так реализовано. Собственно, поэтому возникли вопросы, так как документации нет, только отрывочные сведения от разработчиков.

 

Спасибо за ссылки.

[FatRobot 0]

Тогда посмотрите CIC droop compensation. Это совсем близко к вашей задаче.

 

https://www.altera.com/en_US/pdfs/literature/an/an455.pdf

 

 

В том-то все и дело, что надо работать с микросхемой, где именно так реализовано.

[Grizzly 0]

Тогда посмотрите CIC droop compensation.

 

Спасибо, читаю.